[VHDL编程] cpu3

说明：简易CPU可执行8条简单指令,如：add,xor,and等-risc cpu
<youyangbiao> 在 2025-01-20 上传 | 大小：90kb | 下载：0

[VHDL编程] Source_Code

说明：Xilinx的IP核源码例化，可实现分频和倍频处理，亲测成功-Xilinx instantiated IP core source code, which can realize frequency and frequency doubling processing, measuring success
<tmmdh> 在 2025-01-20 上传 | 大小：3kb | 下载：0

[VHDL编程] 18_uart

说明：FPGA的串口程序,有串口控制器，串口发送，串口接收模块和顶层测试 模块等。-verilog code about the FPGA uart module.
<adelejan> 在 2025-01-20 上传 | 大小：5.78mb | 下载：0

[VHDL编程] FSM

说明：Verilog编写的FPGA有限状态机一段式描述。-The FSM of FPGA based on Verilog.
<xida> 在 2025-01-20 上传 | 大小：2.22mb | 下载：0

[VHDL编程] lcd1602

说明：FPGA VHDL LCD1602驱动，已验证-FPGA VHDL LCD1602 driver, verified
<hoo> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] pinlvji

说明：频率计 测量范围1-100MHz 测量阈值0.1s 计数部分为FPGA/CPLD 语言VHDL 显示部分为51 单片机加八位数码管 语言C-Frequency meter Measuring range 1-100 MHZ Measure threshold is 0.1 s Count part of FPGA/CPLD Language VHDL Display part
<冉凯> 在 2025-01-20 上传 | 大小：541kb | 下载：0

[VHDL编程] timer

说明：使用Verilog编程的秒表，使用basys2板子，同时支持两个秒表计时，有暂停复位功能，计时在七段数码管上显示。-Using Verilog programming stopwatch, use basys2 board, while supporting the two stopwatch with pause reset function, time on the seven-segment LED display.
<peach> 在 2025-01-20 上传 | 大小：2.55mb | 下载：0

[VHDL编程] clock

说明：VHDL语言，数字钟实现时分秒计数，能够通过按键调整时间-VHDL language, when every minute counts achieve digital clock, the time can be adjusted through the key
<cjl> 在 2025-01-20 上传 | 大小：8.86mb | 下载：0

[VHDL编程] fpga_spi

说明：利用FPGA实现spi通信协议,通过modelsim仿真-Using FPGA to achieve spi communication protocol
<孙建东> 在 2025-01-20 上传 | 大小：246kb | 下载：0

[VHDL编程] tt_nios2_multiprocessor_design

说明：基于SOPC的多核设计例子，SOPC可发人员可参考-Examples of multi-core design based on SOPC, SOPC can send staff can refer
<xuetao> 在 2025-01-20 上传 | 大小：3.38mb | 下载：0

[VHDL编程] bandpassfilter

说明：FPGA的滤波器设置，采用将系数直接量化，测试过-FPGA filter settings, using the coefficients directly quantified, tested
<张璐佳> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] Sonic_2

说明：FPGA开发超声波测距，可改写工业探伤或倒车测距等系统，quartus2下选择EP2C5Q208C8（CycloneⅡ） 支持目前淘宝上能买到的所有4-5针超声波模块 应用cycloneⅡ自带除法模块 开发板为有光技术YG2.1 生成电路规模较小 ！！注意：移植程序仅需重新约束数码管和超声波模块的针脚-Ultrasonic Ranging FPGA development, industrial inspection
<cager> 在 2025-01-20 上传 | 大小：5.42mb | 下载：0