资源列表

« 1 2 ... .35 .36 .37 .38 .39 440.41 .42 .43 .44 .45 ... 4311 »

[VHDL编程BTO

说明:这是一个十六进制显示译码器,可在EDA板子上实现,希望对大家有帮助-This is a hexadecimal display decoder may be implemented on EDA board, we hope to help
<郎金溪> 在 2025-01-19 上传 | 大小:1kb | 下载:0

[VHDL编程i2s_dome2

说明:音频接口I2S的Verilog实现, -Audio port of Verilog
<ZHU> 在 2025-01-19 上传 | 大小:2kb | 下载:0

[VHDL编程coordinate-transformation

说明:实现坐标变换,包括clark和park变换,clark变换实现三相静止坐标转换到两相静止坐标,park变换实现两相静止坐标转换到两相旋转坐标-Achieve coordinate transformation, including clark and park transform, clarke transform phase static coordinate conversion to the two-phase stationar
<cpf> 在 2025-01-19 上传 | 大小:1kb | 下载:0

[VHDL编程TLV5630ceshi

说明:TLV5630 DA转换芯片FPGA控制程序源代码,verilog编写-TLV5630 DA converter chip FPGA control program source code, verilog prepared
<陈照> 在 2025-01-19 上传 | 大小:3.33mb | 下载:0

[VHDL编程Lvbo

说明:实现信号滤波,可根据外部信号毛刺干扰的特点改变滤波时钟来改变滤波宽度-Achieve signal filtering, the filter can be changed according to the characteristics of the external clock signal glitch to change the filter width
<cpf> 在 2025-01-19 上传 | 大小:5kb | 下载:0

[VHDL编程Asy_slavefifo_rdwr(141027)

说明:FPGA 控制CY7C68013A芯片的收发程序,调试通过,最高速度18M-CY7C68013A chip transceiver FPGA control procedures, debugging through, the maximum speed of 18M
<陈照> 在 2025-01-19 上传 | 大小:12.97mb | 下载:0

[VHDL编程PWM-dead-zone

说明:实现PWM输出的死区控制,可保证避免上下桥臂同时导通损坏功率器件-Achieve PWM output dead time control, can guarantee to avoid simultaneous conduction of upper and lower leg damage power devices
<cpf> 在 2025-01-19 上传 | 大小:3kb | 下载:0

[VHDL编程uart_tras

说明:FPGA编写的串口发送程序,调试通过,分模块实现。-FPGA prepared by the serial transmission program, debugging through, sub-modules.
<陈照> 在 2025-01-19 上传 | 大小:697kb | 下载:0

[VHDL编程SPWM1

说明:通过三角载波与正弦波的比较,实现SPWM调制算法,可应用与电机控制等领域-By comparing the triangular carrier wave and sine wave to achieve SPWM modulation algorithm can be applied to the motor control and other fields
<cpf> 在 2025-01-19 上传 | 大小:1.09mb | 下载:0

[VHDL编程PI

说明:实现PI控制算法,通过调节比例积分参数可实现对不同应用的PI闭环控制-Realize PI control algorithm parameters by adjusting the proportional-integral PI closed-loop control can be achieved for different applications
<cpf> 在 2025-01-19 上传 | 大小:377kb | 下载:0

[VHDL编程32bit-precision

说明:32 BIT PRECISION ARITHMETIC
<ishu> 在 2025-01-19 上传 | 大小:1.53mb | 下载:0

[VHDL编程add-multiply-operator

说明:ADDER AND ACCUMULATOR
<ishu> 在 2025-01-19 上传 | 大小:2.17mb | 下载:0
« 1 2 ... .35 .36 .37 .38 .39 440.41 .42 .43 .44 .45 ... 4311 »

源码中国 www.ymcn.org