资源列表

« 1 2 ... .91 .92 .93 .94 .95 4296.97 .98 .99 .00 .01 ... 4311 »

[VHDL编程Verilog 编写的 计数器

说明:用 verilog 编写的updown counter
<sevenprince> 在 2011-03-02 上传 | 大小:384.36kb | 下载:0

[VHDL编程基于FPGA电子琴程序

说明:基于FPGA电子琴程序
<youzhanmo> 在 2011-03-02 上传 | 大小:120.55kb | 下载:0

[VHDL编程UHF+RFID中曼彻斯特及FM0编解码解决方案

说明:曼彻斯特及FM0编解码解决方案
<hzz209> 在 2011-03-04 上传 | 大小:2.25mb | 下载:2

[VHDL编程arm寄存器

说明:
<claylynn> 在 2011-03-08 上传 | 大小:963byte | 下载:0

[VHDL编程VHDL 倒计时

说明:VHDL实现 下载可运行
<shushanfu@yahoo.com.cn> 在 2011-03-09 上传 | 大小:649.68kb | 下载:0

[VHDL编程NiosII SOPC 嵌入式系统实验教程

说明:SOPC嵌入式系统实验教程(一)周立功 源代码
<haihua_li2010@yahoo.cn> 在 2011-03-11 上传 | 大小:12.7mb | 下载:0

[VHDL编程uart_tx

说明:uart tx code
<ninemouse@126.com> 在 2011-03-13 上传 | 大小:1.12kb | 下载:0

[VHDL编程串口verilog源代码

说明:串口UARTverilog源代码。包括控制模块、收、发模块。程序全,功能简洁,包含Q2工程
<huangjiajun1213> 在 2011-03-14 上传 | 大小:62.7kb | 下载:0

[VHDL编程h264 Verilog

说明:h264 Verilog,用fpga实现基本档次功能。
<kunchen87@yahoo.com.cn> 在 2011-03-17 上传 | 大小:808.37kb | 下载:2

[VHDL编程用FPGA实现DDS信号发生及用MODELSIM仿真

说明:该工程是用verilog编写,FPGA内部产生ROM及ADD加法器。ROM中存正弦波信号。文件夹中还包含modelsim仿真。
<zhengguo22> 在 2011-03-21 上传 | 大小:2.41mb | 下载:1

[VHDL编程spi

说明:基于verilog 的SPI实现,方便移植
<viczycn> 在 2011-03-22 上传 | 大小:3.01kb | 下载:1

[VHDL编程RELAY 2 继电器

说明:继电器
<499519104@qq.com> 在 2011-03-25 上传 | 大小:102.04kb | 下载:0
« 1 2 ... .91 .92 .93 .94 .95 4296.97 .98 .99 .00 .01 ... 4311 »

源码中国 www.ymcn.org