[VHDL编程] Tips_C6713

说明：都是一些verilog的小技巧,有兴趣的可以-Are small Verilog skills, are interested in can
<熊> 在 2024-11-13 上传 | 大小：292kb | 下载：1

[VHDL编程] USB

说明：
<小郑> 在 2024-11-13 上传 | 大小：1.85mb | 下载：0

[VHDL编程] divide

说明：除法器的设计本文所采用的除法原理是：对于八位无符号被除数A，先对A转换成高八位是0低八位是A的数C，在时钟脉冲的每个上升沿C 向左移动一位，最后一位补零，同时判断C的高八位是否大于除数B，如是则C的高八位减去B，同时进行移位操作，将C的第二位置1。否则，继续移位操作。经过八个周期后，所得到的C的高八位为余数，第八位为商。从图(1)可清楚地看出此除法器的工作原理。此除法器主要包括比较器、减法器、移位器、控制器等模块。-Divider de
<lyy> 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] vga

说明：VHDL书写VGA源码，可用于FPGA和CPLD-VGA source code written in VHDL can be used for FPGA and CPLD
<yuekun> 在 2024-11-13 上传 | 大小：29kb | 下载：0

[VHDL编程] ppoc

说明：简单的POC实现与打印机，CPU的连接可以中断或查询方式。-POC realize a simple printer, CPU connections can be interrupted or query.
<刘超> 在 2024-11-13 上传 | 大小：166kb | 下载：0

[VHDL编程] sin_generator

说明：在quartus 11 5.1 里用VHDL编写的正弦波发生器，经过仿真通过-Quartus 11 5.1 years in VHDL prepared using sine wave generator, through simulation through
<郭翠双> 在 2024-11-13 上传 | 大小：240kb | 下载：0

[VHDL编程] ram_256

说明：在Quartus中实现256的RAM，经过实际的应用验证，没有问题的-Quartus achieved in 256 of the RAM, through the practical application of verification, no problem
<郭翠双> 在 2024-11-13 上传 | 大小：142kb | 下载：0

[VHDL编程] ioRWTest

说明：C6000系列之6701开发板相关文件及说明-C6000 Series of 6701 development board-related documents and notes
<方元> 在 2024-11-13 上传 | 大小：4kb | 下载：0

[VHDL编程] fpgasample

说明：C6000系列之6701开发板相关文件及说明-C6000 Series of 6701 development board-related documents and notes
<方元> 在 2024-11-13 上传 | 大小：119kb | 下载：0

[VHDL编程] 2522848

说明：
<zjl> 在 2024-11-13 上传 | 大小：16kb | 下载：0

[VHDL编程] add_64

说明：64位verilog加法器，希望对大家有帮助-Verilog 64-bit adder, and they hope to help everyone
<迪> 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] mul

说明：在gf(2^13)中，固定因子乘法器（基于自然基，0-128）-In gf (2 ^ 13), the fixed-factor multiplier (based on the natural base ,0-128)
<张凯斌> 在 2024-11-13 上传 | 大小：46kb | 下载：0