[VHDL编程] watch_v1

说明：数字跑表 该跑表具有启动、复位、暂停、暂停后继续计时等功能 能显示的秒计数时间精确到小数点后第二位，即能显示**.**s 按钮设置防抖-Digital stopwatch in the stopwatch with start, reset, suspend, suspended after the time and other functions can show the seconds counting time ac
<何川> 在 2025-04-21 上传 | 大小：524kb | 下载：0

[VHDL编程] VHDL_CCD

说明：用VHDL语言实现的图像传感器TCD132D的时序驱动代码,时序精准!-VHDL language with the image sensor TCD132D realize the timing-driven code, timing accurate!
<曾娟丽> 在 2025-04-21 上传 | 大小：68kb | 下载：0

[VHDL编程] Verilog

说明：很多实用的例程，包括触发器，译码器，多路选择器-A lot of useful routines, including the flip-flop, decoder, MUX
<张席龙> 在 2025-04-21 上传 | 大小：111kb | 下载：0

[VHDL编程] decoder3to8

说明：3-8译码器地简单实现，采用QUARTUSii5.0环境编译-3-8 decoder to realize a simple, using the compiler QUARTUSii5.0 environment
<洪磊> 在 2025-04-21 上传 | 大小：109kb | 下载：0

[VHDL编程] Frequency_divider

说明：用VERILOG HDL实现的任意 频率分频器源代码，是一个通用的程序-With VERILOG HDL realize arbitrary frequency divider source code, is a generic procedure
<洪磊> 在 2025-04-21 上传 | 大小：131kb | 下载：0

[VHDL编程] gate

说明：verilog中调用门级电路的实验程序，实现了门级舰模-call Verilog gate-level circuit of the experimental procedures, to achieve a gate-level ship-mode
<洪磊> 在 2025-04-21 上传 | 大小：166kb | 下载：0

[VHDL编程] SIM

说明：MODELSIM的实验程序，在QUARTUSii中调用MODELSIM，实现仿真-ModelSim Experimental procedures QUARTUSii call MODELSIM, realize Simulation
<洪磊> 在 2025-04-21 上传 | 大小：149kb | 下载：0

[VHDL编程] AnalyzingdesignswithModelsimQuartusII

说明：modelsim的一个非常好的教程，有程序源码，PPT，word教程-ModelSim
<mcuxxq> 在 2025-04-21 上传 | 大小：1.51mb | 下载：0

[VHDL编程] uart_vhdl_lattice

说明：一个基于fpga的源程序，对于初始接住的人来说很有帮助-FPGA-based source for the initial very helpful for those who catch
<蒋天洪> 在 2025-04-21 上传 | 大小：42kb | 下载：0

[VHDL编程] FPGAsheji

说明：VHDL有关源代码 ，设计一般常用的器件 -VHDL source code related to the design of the devices commonly used
<q> 在 2025-04-21 上传 | 大小：160kb | 下载：0

[VHDL编程] EPM7128TMS320LF2407A

说明：emp7128在电平转换中的应用 希望大家下载，必定收益-Level Translators in emp7128 Application hope everyone downloads, certainly proceeds
<q> 在 2025-04-21 上传 | 大小：22kb | 下载：0

[VHDL编程] shuzizhongvhdl

说明：原创,基于VHDL的数字钟代码(各功能模块请自己完成)-Original, based on the VHDL code of the digital clock (the functional modules to complete your own)
<q> 在 2025-04-21 上传 | 大小：4kb | 下载：0