[VHDL编程] Triggersignalaccuratedataacquisitionsystemdesignde

说明：在一些系统中，经常用到对触发信号延时一段时 间后，再对某些目标信号进行采集，通常这段延时要求 非常精确，还要做到范围可调，一般这种延时的最小时 间单位小于100ns。如果选用普通微控制器，延时系统的操作界面比较容易实现，但是靠软件延时得到结果的准确性较低。考虑到芯片功能、开发环境以及接口方便等问题，最终选用一片常用的AlteraSVCPLD EPM7128SLC3411]作为系统的核心控制部分，来实现 信号延时、输人
<hjh> 在 2025-04-21 上传 | 大小：104kb | 下载：0

[VHDL编程] crc_d8

说明：Verilog module containing a synthesizable CRC function // * polynomial: (0 1 8) // * data width: 8-Verilog module containing a synthesizable CRC function //* polynomial: (0 1 8) //* data width: 8
<yangyi> 在 2025-04-21 上传 | 大小：1kb | 下载：0

[VHDL编程] DE2_SD_Card_Audio

说明：有关于SD卡的音频部分！希望对大家有用！-SD cards have on the audio portion! Hope useful for everyone!
<guangyin> 在 2025-04-21 上传 | 大小：1.53mb | 下载：0

[VHDL编程] guide

说明：华为_大规模逻辑设计指导书，看看人家是怎么管理FPGA编程的，真的获益匪浅-Huawei _ large-scale logic design guide book, take a look at how the management of people FPGA programming, and really benefited from
<xiaoyuer> 在 2025-04-21 上传 | 大小：1.95mb | 下载：0

[VHDL编程] jiaozhi_and_jiejiaozhi

说明：交织和解交织模块，采用矩阵交织方式，且有两套并行存储器，可以实现连续数据流操作，不会有数据滞留和丢失-Intertwined intertwined reconciliation module, interwoven matrix approach, and has two sets of parallel memory, you can realize continuous data stream operations, will n
<xiaoyuer> 在 2025-04-21 上传 | 大小：2kb | 下载：0

[VHDL编程] fft_statemachine

说明：FFT程序，此程序虽然耗逻辑资源很大，但是在接受数据后的第7个时钟沿就可以输出FFT变换后的数据，对要求时延较低的系统可以考虑-FFT procedure, this procedure should not consume a lot of logic resources, but the data in the first seven clock can be output along the FFT transformed dat
<xiaoyuer> 在 2025-04-21 上传 | 大小：7kb | 下载：0

[VHDL编程] flash_read_and_write

说明：适用于满足I2C协议的flash读/写操作程序，只需要设置要读/写的字节数，就可以直接使用！-Applicable to meet the I2C protocol flash read/write operations, only need to set to read/write number of bytes can be used directly!
<xiaoyuer> 在 2025-04-21 上传 | 大小：3kb | 下载：0

[VHDL编程] mc8051

说明：可在FPGA上运行的8051 IP core,是学习FPGA及SPOC的好资料。-FPGA can be run on 8051 IP core, is to learn from FPGA and SPOC good information.
<ygl> 在 2025-04-21 上传 | 大小：385kb | 下载：1

[VHDL编程] ads2

说明：ADS8325caiyang konfgzhi
<远方> 在 2025-04-21 上传 | 大小：1kb | 下载：0

[VHDL编程] logvhdl

说明：altera的关于对数计算的IP core。-altera calculated on the logarithm of the IP core.
<max> 在 2025-04-21 上传 | 大小：114kb | 下载：0

[VHDL编程] 3_4×4

说明：verilog 键盘输入程序，用于led灯的显示-Verilog keyboard input program for led lights display
<tang> 在 2025-04-21 上传 | 大小：613kb | 下载：0

[VHDL编程] gps_jiance

说明：合并单元内GPS同步时钟的检测 合并单元内GPS同步时钟的检测-Combined unit GPS clock synchronization detection unit merger GPS synchronized clock detection
<远方> 在 2025-04-21 上传 | 大小：1kb | 下载：0