[VHDL编程] UART_VHDL

说明：异步串口通信VHDL源代码，通过了验证，最高通信速率可达384-Asynchronous serial communication VHDL source code, through the validation, the maximum communication rate of up to 384
<liujl> 在 2025-01-18 上传 | 大小：12kb | 下载：0

[VHDL编程] VGA_2c5

说明：用VHDL写的，直接在显示器上显示，分辨率为800*600，-Using VHDL written directly in the display shows that a resolution of 800* 600,
<zhangxiaobo> 在 2025-01-18 上传 | 大小：300kb | 下载：0

[VHDL编程] mc8051

说明：8051 vhdl source code
<vincent> 在 2025-01-18 上传 | 大小：17kb | 下载：0

[VHDL编程] vhdl_miaobiao

说明：用vhdl实现秒表的功能，具有秒表功能,有分、秒显示，后期可以自己添加闹钟的模块。 -Use VHDL to achieve the functions of a stopwatch with a stopwatch function, who, seconds indicates that the latter can add their own alarm clock module.
<佘斌> 在 2025-01-18 上传 | 大小：3kb | 下载：0

[VHDL编程] ethernetblaster-200-202-gpl.tar

说明：ALtera网络Blaster的映射文件-Altera network mapping document Blaster
<李云> 在 2025-01-18 上传 | 大小：3.09mb | 下载：0

[VHDL编程] 71V416_Verilog_95461

说明：SRAM IDT71V416的VerilogHDL仿真模型源码文件-SRAM IDT71V416 simulation model of the source document VerilogHDL
<李云> 在 2025-01-18 上传 | 大小：40kb | 下载：0

[VHDL编程] XILINX_ML505_REVA_ASSY_110306

说明：XILINX公司的ML505开发板参考设计源码打包-XILINX
<李云> 在 2025-01-18 上传 | 大小：13.42mb | 下载：0

[VHDL编程] baweichufaqi

说明：介绍了利用VHDL实现八位除法,采用层次化设计,该除法器采用了VHDL的混合输入方式,将除法器分成若干个子模块后,对各个子模块分别设计,各自生成功能模块完成整体设计,实现了任意八位无符号数的除法。 -Introduced the use of VHDL to achieve eight division, the use of hierarchical design, the divider using VHDL mixed-inp
<佘斌> 在 2025-01-18 上传 | 大小：4kb | 下载：0

[VHDL编程] fpgashixiantongxin

说明：提出了一种利用FPGA技术解决ARINC429通信的实现方案,该方案不仅使国内的ARINC429通信设备摆脱了对国外ASIC电路的依赖,还降低了设备成本,并且克服了国外ASIC电路的不足,实现了任意长度数据帧的群收和*功能,具有较好的应用前景。利用该方案研制的ARINC429数据通信卡,已成功应用于空空导弹测控设备中。 -A use of FPGA technology to solve ARINC429 Communicatio
<佘斌> 在 2025-01-18 上传 | 大小：6kb | 下载：0

[VHDL编程] fpga_sram

说明：Altera cyclone ep1c6对sram idt71系列的读写时序控制-Altera cyclone ep1c6 of sram idt71 series of read and write timing control
<wmy> 在 2025-01-18 上传 | 大小：380kb | 下载：0

[VHDL编程] firshuzilvboqi

说明：:介绍了基于FPGA的FIR数字滤波器的设计与实现,该设计利用Matlab工具箱设计窗函数计算FIR滤波器系数,并通过VHDL层次化设计方法,同时FPGA与单片机有机结合,采用C51及VHDL语言模块化的设计思想及进行优化编程,有效实现了键盘可设置参数及LCD显示。结果表明此实现结构能进一步完善数据的快速处理和有效控制,提高了设计的灵活性、可靠性和功能的可扩展性。 -: This paper presents FPGA-based
<佘斌> 在 2025-01-18 上传 | 大小：7kb | 下载：0

[VHDL编程] clock_divider

说明：任意小数分频器产生原理，及详细说明文档，任意数分频(包括奇偶数和小数)的设计方法(含VHDL例子)-Generate arbitrary decimal divider principle, and detailed descr iption of the document, arbitrary number of sub-frequency (including the odd-even numbers and decimals) d
<xiang> 在 2025-01-18 上传 | 大小：23kb | 下载：0