[VHDL编程] audio_project

说明：Enhanced Audio Project by Dixie Xue & Wei Zhang -Enhanced Audio Project by Dixie Xue & Wei Zhang
<isoft> 在 2024-11-20 上传 | 大小：1.2mb | 下载：0

[VHDL编程] checkers

说明： VHDL Checkers Implementation by Ibrahim Elbouchikhi Amir Nader-Tehrani - VHDL Checkers Implementation by Ibrahim Elbouchikhi Amir Nader-Tehrani
<isoft> 在 2024-11-20 上传 | 大小：1.28mb | 下载：0

[VHDL编程] GIFImageViewer

说明：vhdl code for GIF Image Viewer
<isoft> 在 2024-11-20 上传 | 大小：184kb | 下载：0

[VHDL编程] vgaoutfiles

说明：vhdl code for obtaining video output through vga port
<isoft> 在 2024-11-20 上传 | 大小：18kb | 下载：0

[VHDL编程] 8051VHDLSource

说明：Toplevel VHDL Structural model of a system containing 8051 -Toplevel VHDL Structural model of a system containing 8051
<isoft> 在 2024-11-20 上传 | 大小：36kb | 下载：0

[VHDL编程] pif2wb_latest.tar

说明：This is a bridge IP core to interface the Tensilica PIF bus protocol with the OpenCores WishBone. It currently supports single-cycle as well as burst transfer operations. The core has been tested in a master-PIF slave-WB
<Arun> 在 2024-11-20 上传 | 大小：2.15mb | 下载：0

[VHDL编程] ima_adpcm_encoder_latest.tar

说明：This project features a full-hardware sound compressor using the well known algorithm: IMA ADPCM. The core acts as a slave WISHBONE device. The output is perfectly compatible with any sound player with the IMA
<Arun> 在 2024-11-20 上传 | 大小：23kb | 下载：0

[VHDL编程] vga_colors

说明：通过vga通讯控制显示器显示七彩条文，通过quartus编译的程序，可用-Communication and Control through the vga display colorful provisions quartus compiled through the procedures that can be used
<夏英杰> 在 2024-11-20 上传 | 大小：270kb | 下载：0

[VHDL编程] FIFO_V2

说明：its a Fifo BASED design i also Interface DAC2904
<jawad> 在 2024-11-20 上传 | 大小：4.31mb | 下载：0

[VHDL编程] ram

说明：基于altera ep2c8双口RAM -Altera ep2c8-based dual-port RAM
<秦学富> 在 2024-11-20 上传 | 大小：864kb | 下载：0

[VHDL编程] VHDL

说明：VHDL设计实体的基本结构 VHDL的语言要素 用VHDL实现电路设计的方法 VHDL设计流程-VHDL design entities, the basic structure of the language element of VHDL using VHDL circuit design approach to achieve VHDL design flow
<李明> 在 2024-11-20 上传 | 大小：49kb | 下载：0

[VHDL编程] sequencedetector

说明：verilog code for 3 bit sequence detector
<anup> 在 2024-11-20 上传 | 大小：500kb | 下载：0