[VHDL编程] shumaguan

说明：用CPLD驱动数码管，实现从0000计到9999，数码管是用动态显示，程序用VERILOG完成的-CPLD drives with digital control, of from 0000 to 9999, digital control is a dynamic display, the program completed with VERILOG
<wagjur> 在 2024-11-20 上传 | 大小：1.39mb | 下载：0

[VHDL编程] statemachine

说明：基于状态图的光电编码器4倍频vhdl程序，输入相位差90度的两相，输出倍频和方向信号-Based on the state of the optical encoder Figure 4 multiplier vhdl procedure, enter a 90-degree phase difference of two-phase, frequency and direction of the output signal
<pudn> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] fifo

说明：FIFO程序，适用FPGA仿真的代码，有一定的价值-FIFO
<陈一可> 在 2024-11-20 上传 | 大小：3kb | 下载：0

[VHDL编程] multi

说明：实现了三种乘法器，可以进行性能比较，比较有较之-multi
<陈一可> 在 2024-11-20 上传 | 大小：22kb | 下载：0

[VHDL编程] Datapaths

说明：vhdl source code for 8 bit datapath logic
<utkarsh> 在 2024-11-20 上传 | 大小：576kb | 下载：0

[VHDL编程] FPGAkaifaquangongyue

说明：FPGA开发全攻略，工程师创新宝典，由张国斌等书写-FPGA development
<lulu> 在 2024-11-20 上传 | 大小：4.53mb | 下载：0

[VHDL编程] Experimentaltrafficlights

说明：应用VHDL语言编写交通灯的控制程序。 熟悉该语言的基本用法。-Application of VHDL language of the control procedures of traffic lights. Familiar with the basic use of the language.
<李明> 在 2024-11-20 上传 | 大小：5kb | 下载：0

[VHDL编程] quartus2

说明：quartus工具入门文档，altera公司官方软件翻译全文。-tool for quartus entry documents, altera company official translation of the full text of the software.
<周洁> 在 2024-11-20 上传 | 大小：2.96mb | 下载：0

[VHDL编程] EDAteaching

说明：系统介绍EDA技术的发展概述，相关概念，VHDL语言、MAX+PULS、QUARTUS的设计方法。-System overview of the development of EDA technology, related concepts, VHDL language, MAX+ PULS, QUARTUS design method.
<李明> 在 2024-11-20 上传 | 大小：13.73mb | 下载：0

[VHDL编程] adaptive_lms_equalizer_latest.tar

说明：In communication systems channel poses an important role. channels can convolve many different kind of distortions to our information. In perticular wireless channels multipath distortion is sevear. and more sevear is
<Arun> 在 2024-11-20 上传 | 大小：14kb | 下载：0

[VHDL编程] hilbert_transformer_latest.tar

说明：The Hilbert Transform is an important component in communication systems, e.g. for single sideband modulation/demodulation, amplitude and phase detection, etc. It can be formulated as filtering operation which makes it p
<Arun> 在 2024-11-20 上传 | 大小：1.18mb | 下载：0

[VHDL编程] hssdrc_latest.tar

说明：HSSDRC IP core is the configurable universal SDRAM controller with adaptive bank control and adaptive command pipeline. HSSDRC IP core and IP core testbench has been written on SystemVerilog and has been tested in M
<Arun> 在 2024-11-20 上传 | 大小：415kb | 下载：0