[VHDL编程] jk_ff

说明：这是我自己写的一个关于JK触发器的VERILOG 程序。-This is one I wrote it myself on the JK flip-flop process of VERILOG.
<许健> 在 2024-11-20 上传 | 大小：232kb | 下载：0

[VHDL编程] fifo_2

说明：一个关于FIFO的VERILOG程序。很不错的。-VERILOG a procedure on the FIFO. Very good.
<许健> 在 2024-11-20 上传 | 大小：345kb | 下载：0

[VHDL编程] Multiplier

说明：用VHDL语言描述的几个乘法器实例，如串行阵列乘法器等-VHDL language used to describe a few examples of multipliers, such as array multipliers, such as serial
<liuning> 在 2024-11-20 上传 | 大小：273kb | 下载：0

[VHDL编程] counter

说明：It s a binary counter
<gegry> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] cnt_up_down

说明：It s a counter which count to up, when on the all positions are "1", it count to down
<gegry> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] uart

说明：uart using verilog hdl
<imran ahmed> 在 2024-11-20 上传 | 大小：12kb | 下载：0

[VHDL编程] VHDL

说明：vhdl的上机手册，对刚开始学hdl的朋友比较实用。-vhdl-on manual, just started to learn more practical friend hdl.
<冯光> 在 2024-11-20 上传 | 大小：505kb | 下载：0

[VHDL编程] myprojects

说明：同步数字复接的设计及其FPGA实现 在简要介绍同步数字复接基本原理的基础上，采用VHDL语言对同步数字复接各组成模块进行了设计，并在ISE集成环境下进行了设计描述、综合、布局布线及时序仿真，取得了正确的设计结果，同时利用中小容量的FPGA实现了同步数字复接功能。 基群速率数字信号的合成设备和分接设备是电信网络中使用较多的关键设备，在数字程控交换机的用户模块、小灵通基站控制器和集团电话中都需要使用这种同步数字复接设备。近年来，
<chenysh> 在 2024-11-20 上传 | 大小：2.29mb | 下载：1

[VHDL编程] cfq8

说明：VHDL语言编写8位乘法器非常实用语言绝对正确经过仿真的-VHDL language is very practical 8-bit multiplier is absolutely correct language after simulation
<网保> 在 2024-11-20 上传 | 大小：7kb | 下载：0

[VHDL编程] CMOS_Low_PhaseNoise971103

说明：RF CMOS Low-Phase-Noise LC Oscillator Through Memory Reduction Tail Transistor
<KK> 在 2024-11-20 上传 | 大小：353kb | 下载：0

[VHDL编程] RS-232sender

说明：一个串口RS-232 发送模块。基于VHDL语言。-A serial RS-232 send module. Based on the VHDL language.
<李超> 在 2024-11-20 上传 | 大小：9kb | 下载：0

[VHDL编程] SD_card_src

说明：一个基于VHDL语言的8位SD卡读取程序。含有源代码和说明-VHDL language based on an 8-bit SD card reader. Containing the source code and descr iption
<李超> 在 2024-11-20 上传 | 大小：20kb | 下载：0