[VHDL编程] VHDL_procedures

说明：VHDL程序来让蜂鸣器发出音乐的声音 这种电路设计要分好几个模块 主要思路是用ROM记录乐谱 然后用分频器分频 还有就是用计数器读取乐谱 另外还可以扩展 使其显示音符 这是一个做好了的 就是ROM没填谱-VHDL procedures are in place to allow the voice of music The buzzer sounded a circuit
<yy0838> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] FIR

说明：用verilog设计的FIR滤波器。滤波器需要很快的处理速度，所以采用了wallace树算法，超前进位加法器-The FIR filter is designed with verilog. To improve the process speed, wallace tree and fast-carrylook-aheadarithmetic were used.
<simeon chan> 在 2024-11-20 上传 | 大小：317kb | 下载：0

[VHDL编程] sw-fpga96x_crk

说明：关于fpga的代码，可以参考的看看，也许有帮助-On fpga code, you can reference to see, might be helpful
<song hd> 在 2024-11-20 上传 | 大小：13kb | 下载：1

[VHDL编程] BusMasteringPCIExpressInAnFPGA

说明：This paper describes a bus mastering implementation of the PCI Express protocol using a Xilinx FPGA. While the theoretical peak performance of PCI Express is quite high, attaining that performance is a complex endeavor o
<Andrey> 在 2024-11-20 上传 | 大小：138kb | 下载：0

[VHDL编程] VHDLSourceProgramofAudioFrequencySignalGenerator.r

说明：音频信号发生器的VHDL源程序,在FPGA中实现不同频率的输出并将按键信息送给数码管显示。-VHDL source program of Audio Frequency Signal Generator
<杨波> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] shumaguanxianshishizhong

说明：数码管显示时钟的VHDL源程序，在数码管上显示时钟信息。-VHDL Source Program of Numerical code Tube Demonstration
<杨波> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDLSourceProgramofReadDAatasFromSRAM

说明：从SRAM中读取数据并显示的VHDL源程序，了解串口通信的基本原理，了解VGA现实图像的方法和原理。-VHDL Sorce Program of Read Datas From SRAM
<杨波> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDLSourceProgramofLiquidCrystalModule

说明：液晶模块显示字符串的VHDL源程序，了解液晶模块显示字符串的原理，了解如何使用FPGA对液晶模块进行显示。-VHDL Sorce Program of Using Liquid Crystal Module Demonstrates The String of Character
<杨波> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDL.2008.Just.the.New.Stuff

说明：A new book on new vhdl standard "VHDL-2008" by peter ashenden
<kajal> 在 2024-11-20 上传 | 大小：782kb | 下载：0

[VHDL编程] VHDLSourceProgramofVGAOut

说明：彩条信号显示的VHDL源程序，了解VGA现实原理，理解各个VGA控制信号的作用。-VHDL Source Program of VGAOut
<杨波> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] Block_addgen

说明：Interleaved Block address generator (customized block size and interleaving strip size).
<yusuf> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] 61EDA_D721

说明：8*8乘法器设计，和大家共享，互相学习，共同进步-8* 8 multiplier design, and for all to share and learn from each other and progress together
<zhao yang> 在 2024-11-20 上传 | 大小：29kb | 下载：0