[VHDL编程] lms_adaptive_filter.vhd

说明：lms adaptive filter using desired and input stream to get the output with 4 tabs filter.
<Mostafa Helal> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] ddr2

说明：ddr2 仿真模型，适应于modelsim 仿真，内涵仿真核源码-ddr2 simulation model adapted to the modelsim simulation, simulation connotation nuclear source
<wsc> 在 2024-11-19 上传 | 大小：34kb | 下载：0

[VHDL编程] timing_constraint

说明：三速以太网时序约束参考设计，内涵quartus ii 工程，sdc文件-Triple-Speed Ethernet reference design timing constraints, content quartus ii project, sdc file
<wsc> 在 2024-11-19 上传 | 大小：3.06mb | 下载：0

[VHDL编程] ASI

说明：异步串行接口ASI,QUARTUS cv demo参考设计，实现ASI传输，完成8b/10b转换，串并转换-Asynchronous Serial Interface ASI, QUARTUS cv demo reference design, implementation ASI transmission, complete 8b/10b conversion, serial-parallel conversion
<wsc> 在 2024-11-19 上传 | 大小：1.62mb | 下载：0

[VHDL编程] ASI_simulation

说明：异步串行接口ASI仿真设计,quartus modelsim 仿真参考设计，实现ASI传输，完成8b/10b转换，串并转换-Asynchronous Serial Interface ASI simulation design, quartus modelsim simulation reference design, implementation ASI transmission, complete 8b/10b conversion
<wsc> 在 2024-11-19 上传 | 大小：591kb | 下载：0

[VHDL编程] ahb_bus

说明：ahb总线代码,现支持4个master，可扩展-ahb bus verilog module
<ross> 在 2024-11-19 上传 | 大小：28kb | 下载：0

[VHDL编程] filtra-lowpass

说明：this a lowpass filtre in VHDL code with a test_bench you will find some specifications of the FIR-this is a lowpass filtre in VHDL code with a test_bench you will find some specifications of the FIR
<mortadha> 在 2024-11-19 上传 | 大小：5kb | 下载：0

[VHDL编程] ddr

说明：ddr2控制器设计,适用于xilinx fpga,内含IP软核 -ddr2 controller design for xilinx fpga, embedded IP soft core
<松鼠> 在 2024-11-19 上传 | 大小：4.71mb | 下载：0

[VHDL编程] CrossClockDomain

说明：跨时钟域设计不错的设计，进过modelsim仿真通过。-Cross-clock domain design is good design been to modelsim simulation through.
<松鼠> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] spi_rtl

说明：spi的rtl级代码设计，内含spi_slave和spi_master的行为模型-Rtl level behavioral model of spi code design, and includes spi_slave of spi_master
<松鼠> 在 2024-11-19 上传 | 大小：5kb | 下载：0

[VHDL编程] sdr_ctrl_latest.tar

说明：SDRAM控制器设计源码，内含仿真代码，测试通过-SDRAM controller design source code, include simulation code, test by
<松鼠> 在 2024-11-19 上传 | 大小：2.15mb | 下载：0

[VHDL编程] 1

说明： 基于FPGA的花样流水灯，实现多种8个LED多种方式流动的 verilog程序。-FPGA-based pattern water lights, LED achieve a variety of eight various ways flow verilog program.
<陆彧> 在 2024-11-19 上传 | 大小：2kb | 下载：0