[VHDL编程] FPGA2USB

说明：FPGA实现USB通信全套资料,欢迎下载学习.-FPGA realization of a full set of USB communications information, please download the study.
<周姜> 在 2025-01-20 上传 | 大小：1.92mb | 下载：0

[VHDL编程] mydesign

说明：基于FPGA的直接序列扩频发射机的设计与仿真。实验中以QuartusII 7.2 为设计和仿真工具， 各模块采用Verilog HDL设计并封装，顶层使用图形设计方式,最后得到的仿真结果使用Matlab描点来绘制出波形。 -FPGA-based direct sequence spread spectrum transmitter of the design and simulation. Experiment to Quart
<fengjianhui> 在 2025-01-20 上传 | 大小：352kb | 下载：0

[VHDL编程] 202206

说明：十字路*通灯的设计，基于EDA VHDL语言编写，内容比较全面-Traffic lights at the crossroads of design, EDA VHDL-based languages, as a more comprehensive
<gc> 在 2025-01-20 上传 | 大小：98kb | 下载：0

[VHDL编程] crc

说明：CRC-16 VHDL Source Code
<kobin> 在 2025-01-20 上传 | 大小：161kb | 下载：0

[VHDL编程] sig_com

说明：Signal use VHDL Example Code
<kobin> 在 2025-01-20 上传 | 大小：145kb | 下载：0

[VHDL编程] verilog

说明：用verilog实现的串并转化，别人写的，感觉不错，与大家共享一下。-serial
<shegnman> 在 2025-01-20 上传 | 大小：3kb | 下载：0

[VHDL编程] V4_Verilog_programming

说明：这个文档是V4的verilog编程手册，齐全而实用。欢迎下载。-This document is the V4 programming verilog manual, complete and practical. Welcome to download.
<卢继华> 在 2025-01-20 上传 | 大小：1.21mb | 下载：0

[VHDL编程] S2P_TOP

说明：This file contains the top module which uses the S2P_SM module which is actually a controller. SO by changing in the top module we can use the S2P module completely-This file contains the top module which uses the S
<Shahzad> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] P2S_TOP

说明：This file contains the Parallel to Serial conversion. This is the top module where we can change the code. The other part of this file is Parallel to Serial controller i,e P2S_SM
<Shahzad> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] P2S_SM

说明：This file contains the state machine which has the control signals required for the parallel to serial conversion-This file contains the state machine which has the control signals required for the parallel to serial con
<Shahzad> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] clock_divider

说明：This code contains the simple program that can be used for the clock divider to set any desireable clock from the master clock.
<Shahzad> 在 2025-01-20 上传 | 大小：1kb | 下载：0

[VHDL编程] HDB3

说明：用VerilogHDL实现了从NRZ码到HDB3码的编码过程-NRZ code to HDB3 code using VerilogHDL
<谈钒> 在 2025-01-20 上传 | 大小：1kb | 下载：0