[VHDL编程] waterline_adder

说明：这是一个用Verilog编写的四级流水线加法器-This is a Verilog prepared with four pipeline adder
<伊莲幽梦> 在 2025-01-21 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDLcode_gate

说明：different gate implementations
<judy> 在 2025-01-21 上传 | 大小：2kb | 下载：0

[VHDL编程] booth_multiplier_VHDL

说明：VHDL implementation of booth multipiler
<judy> 在 2025-01-21 上传 | 大小：9kb | 下载：0

[VHDL编程] VHDLcode_registr

说明：VHDL implementation of registors
<judy> 在 2025-01-21 上传 | 大小：1kb | 下载：0

[VHDL编程] shuzinaozhong

说明：一个数字闹钟的vhdl代码！ 分成几个模块 要通过自顶向下的设计方法来做！-A digital clock vhdl code! Divided into several modules through top-down design method to do!
<小慧> 在 2025-01-21 上传 | 大小：2kb | 下载：0

[VHDL编程] juzhenjianpan

说明：矩阵健盘设计！用了MAXPLUS软件！ 矩阵健盘设计！用了MAXPLUS软件！-juzhenjianpan
<sb> 在 2025-01-21 上传 | 大小：215kb | 下载：0

[VHDL编程] I2CVerilog

说明：VerilogHDL 实现了I2C 文件中包含六个程序 第一个为主程序 其余为子程序 -VerilogHDL achievement of the I2C document contains procedures for the first six the rest of the main program for the subroutine
<YangPeng> 在 2025-01-21 上传 | 大小：3kb | 下载：0

[VHDL编程] DigitalWatchVerilog

说明：一个用Verilog实现的数字跑表的程序 希望对你的设计有帮助-With the realization of a digital stopwatch Verilog process of design you would like to help
<YangPeng> 在 2025-01-21 上传 | 大小：1kb | 下载：0

[VHDL编程] 10GOpenCore

说明：10G Open Cores MAC which is implemented using vhdl langauge
<ahmed> 在 2025-01-21 上传 | 大小：66kb | 下载：0

[VHDL编程] module

说明：基于VHDL语言，设计7段LED液晶显示屏，可以下载到相关的xilinx开发板上进行验证-Based on the VHDL language, design 7 LED LCD screen, can be downloaded to the relevant board to verify the development of xilinx
<李超> 在 2025-01-21 上传 | 大小：31kb | 下载：0

[VHDL编程] crc

说明：crc32的 vhdl实现源代码，对crc原理有说明-crc32 to achieve the vhdl source code, has made it clear that the principle of the crc
<张峰> 在 2025-01-21 上传 | 大小：2kb | 下载：0

[VHDL编程] xilnx_sata

说明：xilinx 的sata解决方案，已对其中内容作了修改，可实现综合-sata the xilinx solutions have been made to amend the contents of which can be used
<张峰> 在 2025-01-21 上传 | 大小：64kb | 下载：0