资源列表

« 1 2 ... .94 .95 .96 .97 .98 3499.00 .01 .02 .03 .04 ... 4311 »

[VHDL编程VerilogHDLAD7862

说明:运用VerilogHDL实现AD7862的数据采集设计-VerilogHDL achievement of the use of the data collection design AD7862
<qinbo> 在 2025-01-22 上传 | 大小:370kb | 下载:0

[VHDL编程QuartusIIstudy

说明:
<liuxing521lan> 在 2025-01-22 上传 | 大小:2.95mb | 下载:0

[VHDL编程143637___fpgas_and_cplds

说明:vhdl couter 3 bit and make by vhdl and vhdl
<qbirax> 在 2025-01-22 上传 | 大小:2.01mb | 下载:0

[VHDL编程cpld1

说明:简易逻辑分析仪的vhdl程序,用于epm7128经测试可用-Simple logic analyzer vhdl procedure
<朱亚东洋> 在 2025-01-22 上传 | 大小:1.39mb | 下载:0

[VHDL编程jtag_uart

说明:Configuration and usage of Altera s JTAG UART.
<shahbaz> 在 2025-01-22 上传 | 大小:5.39mb | 下载:0

[VHDL编程VAEP2C8

说明:FIRST DRAFT USER MANUAL ABOUT VA-EP2C8 FPGA DEVELOP BOARD
<rfanddsp> 在 2025-01-22 上传 | 大小:1.69mb | 下载:0

[VHDL编程cycloneIII3c120dev

说明:This document describes the hardware features of the Cyclone® III development board, including detailed pin-out information to enable you to create custom FPGA designs that interface with all components of the board.-
<rfanddsp> 在 2025-01-22 上传 | 大小:800kb | 下载:0

[VHDL编程CPU_Architecture

说明:Our processor is a RISC processor that can be used for many general applications, but it is specially designed for the purpose of high speed network related tasks. External hardware accelerator is used for network pack
<Amit Adoni> 在 2025-01-22 上传 | 大小:2.28mb | 下载:0

[VHDL编程vga

说明:Xilinx FPGA verilog程序,用于控制VGA接口控制CRT显示器工作,使其实现色彩条显示-Xilinx FPGA verilog procedures VGA interface control used to control the work of CRT monitors to achieve color display article
<包宰> 在 2025-01-22 上传 | 大小:2kb | 下载:0

[VHDL编程EnDatlightversion

说明:海德汉绝对值编码器的ENDAT2.2协议代码,用于编码器数据的解码,然后把得到的数据传送给DSP处理,我们公司用于高精度伺服驱动器上。-Heidenhain encoder absolute agreement ENDAT2.2 code encoder data for decoding the data and then transmitted to the DSP processing, our company for high-
<王中超> 在 2025-01-22 上传 | 大小:27kb | 下载:4

[VHDL编程cp_uart_6

说明:用CPLD驱动UART转USB芯片CP2102的verilog代码,与PC通信 包括CP2102的配置 驱动等-Using CPLD to drive the USB-UART CP2102 interface. verilog code, then communicate with PC, including the configuration and drivers, etc.
<vicky> 在 2025-01-22 上传 | 大小:1kb | 下载:0

[VHDL编程DE2_pio

说明:altera University Program 的 Avalon总线的IP核,GPIO,可以直接解压以后挂载在Avalon总线上-altera University Program of the Avalon bus IP core, GPIO, after decompression can be directly mounted in the Avalon bus
<vicky> 在 2025-01-22 上传 | 大小:265kb | 下载:0
« 1 2 ... .94 .95 .96 .97 .98 3499.00 .01 .02 .03 .04 ... 4311 »

源码中国 www.ymcn.org