资源列表

« 1 2 ... .89 .90 .91 .92 .93 3494.95 .96 .97 .98 .99 ... 4311 »

[VHDL编程jishufenpin

说明:这是基于Verilog语言的一个奇数分频的设计,希望大家能借鉴好好学习-This is based on the Verilog language, an odd-numbered sub-frequency design, hope that we can learn to learn
<liujing> 在 2025-01-22 上传 | 大小:115kb | 下载:0

[VHDL编程decode

说明:这是我自己写的一个基于Verilog的译码程序。希望对大家有所帮助-This is one of my own to write the decoding process based on Verilog. I hope all of you to help
<liujing> 在 2025-01-22 上传 | 大小:259kb | 下载:0

[VHDL编程lowfrequencyphasemeasurement

说明:原创代码--绝对值得下载 低频相位测量原代码, 测量精度可到10^-6次方,测量范围1hZ-30M -Original code- definitely worth downloading the original source of low-frequency phase measurement, the measurement accuracy can be 10 ^-6 power, range 1hZ-3
<kevin> 在 2025-01-22 上传 | 大小:6kb | 下载:0

[VHDL编程ADC0809VHDL

说明:8.4 ADC0809 VHDL控制程序 见随书所附光盘中文件:ADC0809VHDL程序与仿真。 --文件名:ADC0809.vhd --功能:基于VHDL语言,实现对ADC0809简单控制 --说明:ADC0809没有内部时钟,需外接10KHz~1290Hz的时钟信号,这里由FPGA的系 --统时钟(50MHz)经256分频得到clk1(195KHz)作为ADC0809转换工作时钟。 --最后修改日期:200
<wangnan> 在 2025-01-22 上传 | 大小:4kb | 下载:0

[VHDL编程LEDVHDL

说明:8.2 LED控制VHDL程序与仿真 本节分别介绍采用FPGA对LED进行静态和动态显示的数字时钟控制程序。 1. 例1:FPGA驱动LED静态显示 --文件名:decoder.vhd。 --功能:译码输出模块,LED为共阳接法。 --最后修改日期:2004.3.24。 -8.2 LED control and simulation of VHDL procedures introduced in this se
<wangnan> 在 2025-01-22 上传 | 大小:5kb | 下载:0

[VHDL编程TLC5510VHDL

说明:8.5 TLC5510 VHDL控制程序 见随书所附光盘中文件:TLC5510VHDL程序与仿真。 --文件名:TLC5510.vhd --功能:基于VHDL语言,实现对高速A/D器件TLC5510控制 --最后修改日期:2004.3.20 -8.5 TLC5510 VHDL control procedures, see the book with accompanying CD-ROM in the file:
<wangnan> 在 2025-01-22 上传 | 大小:3kb | 下载:0

[VHDL编程MSP430andFPGA

说明:
<wangyang > 在 2025-01-22 上传 | 大小:227kb | 下载:0

[VHDL编程sva_assetion

说明:学习SVA的最基本的例子,对于想了解systemverilog assertion的相关人员非常有用!-SVA learn the most basic example, the systemverilog assertion would like to know the person very useful!
<李忠孝> 在 2025-01-22 上传 | 大小:1kb | 下载:0

[VHDL编程BP062-BU-01000-r0p0-00rel0[1][1].tar

说明:AXI协议检查器,由ARM公司开发对于想开发AXI master和slave模型的ASIC设计人员非常有用!-AXI protocol checker, developed by ARM to develop for the AXI master and slave model is very useful ASIC designers!
<李忠孝> 在 2025-01-22 上传 | 大小:306kb | 下载:0

[VHDL编程VB_decode

说明:Viterbi译码的VHDL代码,并且附有详细说明-Viterbi decoding of the VHDL code, and accompanied by a detailed descr iption
<陈娟> 在 2025-01-22 上传 | 大小:61kb | 下载:0

[VHDL编程FIR_filters_Xilinx

说明:FIR filter design method using Xilinx FPGA platform.
<neorome> 在 2025-01-22 上传 | 大小:1.72mb | 下载:0

[VHDL编程tftlcd

说明:TFT LCD controller verilog code using ALTERA FPGA.
<neorome> 在 2025-01-22 上传 | 大小:487kb | 下载:0
« 1 2 ... .89 .90 .91 .92 .93 3494.95 .96 .97 .98 .99 ... 4311 »

源码中国 www.ymcn.org