[VHDL编程] PCI32shejicankao

说明：32位PCI设计参考，包含PCI核网表、设计参考等-32-bit PCI reference design, including the nuclear PCI netlist, design reference
<yexianchun> 在 2025-02-03 上传 | 大小：1.46mb | 下载：0

[VHDL编程] WritteninVHDLmousedriver

说明：花了好长一段时间用VHDL写的鼠标驱动器 -Written in VHDL mouse driver. Doc
<黄海执> 在 2025-02-03 上传 | 大小：5kb | 下载：0

[VHDL编程] fifo_test.v.tar

说明：code for implementing high speed fifo for apturing data from fpga-code for for implementing high speed fifo for apturing data from fpga
<Vikas> 在 2025-02-03 上传 | 大小：2kb | 下载：0

[VHDL编程] mentor.tar

说明：high speed counter that is designed to work at 150MHz.
<Vikas> 在 2025-02-03 上传 | 大小：23kb | 下载：0

[VHDL编程] all

说明：利用VHDL程式達到上數9999 並且有遮沒+防彈跳功能，是個很好又實際的程式。-Reached on the use of VHDL program and the number of 9999 did not cover+ anti-bounce function is a very good and practical programs.
<黃嘉偉> 在 2025-02-03 上传 | 大小：497kb | 下载：0

[VHDL编程] FPGAs

说明：这是一篇英文文章，是用FPGA去实现信号处理-This is an English article, is to use FPGA to realize signal processing
<小白> 在 2025-02-03 上传 | 大小：195kb | 下载：0

[VHDL编程] DDS

说明：实现函数波形发生器的功能，内有用自己编的源代码实现的，也有用quartus的IP核实现的。-The realization of the function waveform generator function, useful for their own realization of the source code, it also uses the IP core quartus achieved.
<bluesky428> 在 2025-02-03 上传 | 大小：1.19mb | 下载：0

[VHDL编程] timeclock

说明：基于FPGA实现的简单的时钟，只具有时钟的基本功能。-FPGA-based realization of the simple clock, only the basic functions of the clock.
<bluesky428> 在 2025-02-03 上传 | 大小：1.97mb | 下载：0

[VHDL编程] checksum_master_onchip2.7z

说明：学习sopc builder当中自定制元件的最经典最全面的例子，绝对超值-Learning sopc builder customized component among the most classic examples of the most comprehensive, the absolute value
<韩向超> 在 2025-02-03 上传 | 大小：938kb | 下载：0

[VHDL编程] ourdev_185208

说明：本讲义主要是讲的Verilog语言，是东南大学讲义，可以对这门语言有个初步的了解。-The lectures are mainly talking about Verilog language, the Southeast University, notes that this language has a basic understanding of.
<fbin> 在 2025-02-03 上传 | 大小：580kb | 下载：0

[VHDL编程] key

说明：cyclone系列下，采用计数器现实案件消抖的verilog HDL语言源码-series under the cyclone, the consumer cases Buffeting counter the reality of the verilog HDL language source code! !
<wang > 在 2025-02-03 上传 | 大小：374kb | 下载：0

[VHDL编程] sdram_verilog

说明：sdram的使用，使用verilog HDL来实现对sdram的操作！对时序和语言功底有要求！-sdram use verilog HDL used to achieve operation of the sdram! On the timing and language skills required!
<wang > 在 2025-02-03 上传 | 大小：68kb | 下载：0