[VHDL编程] Verilogdigitlefilter

说明：用verilog代码实现在数字滤波器，可以综合。-verilog code for digital filter
<刘晓志> 在 2025-01-23 上传 | 大小：1.07mb | 下载：0

[VHDL编程] ADCSAMPLEVHDL

说明：用VHDL编写的ADC的采样器，可以下载到FPGA里面。-sampleor of ADC
<刘晓志> 在 2025-01-23 上传 | 大小：128kb | 下载：0

[VHDL编程] verilogsigma-deltaadc

说明：用verilog编写的sigma-deltaADC的源程序。-code of verilog for sigma delta ADC
<刘晓志> 在 2025-01-23 上传 | 大小：4kb | 下载：0

[VHDL编程] divclock

说明：基于VHDL的各种分频器的设计。很好用，可修改成各种通用分频器-VHDL-based design of the various divider. Very good, and can be modified into a variety of common divider
<远 额> 在 2025-01-23 上传 | 大小：315kb | 下载：0

[VHDL编程] control_cs5550

说明：基于FPGA高精度数据采集系统，采用cs5550高精度AD芯片，本程序主要实现对cs5550的控制。-FPGA-based high-precision data acquisition system, using high-precision cs5550 chip AD, the procedures for the main control on the cs5550.
<小勇> 在 2025-01-23 上传 | 大小：1kb | 下载：0

[VHDL编程] cs5550

说明：基于FPGA高精度数据采集系统，采用cs5550高精度AD芯片，本程序主要实现对cs5550的控制。-FPGA-based high-precision data acquisition system, using high-precision cs5550 chip AD, the procedures for the main control on the cs5550.
<小勇> 在 2025-01-23 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDL

说明：运用VHDL描述函数发生器的各个波形，可有构成多功能函数发生器。-VHDL descr iption of the use of various function generator waveforms, can constitute a multi-purpose function generator.
<李昌积> 在 2025-01-23 上传 | 大小：3kb | 下载：0

[VHDL编程] cordic

说明：基于cordic算法的正余弦信号发生器，通过编译仿真-Cordic algorithm is based on the cosine signal generator, through the compiled simulation
<远 额> 在 2025-01-23 上传 | 大小：2kb | 下载：0

[VHDL编程] cordic

说明：基于CORDIC算法的指数函数生成器的各种理论基础，通俗易懂-CORDIC algorithm based on exponential function generator for a variety of theoretical basis, user-friendly
<远 额> 在 2025-01-23 上传 | 大小：2.13mb | 下载：0

[VHDL编程] lcd12864_5

说明：可以在lcd12864上进行显示字和显示图像的立即转换。-Lcd12864 can be displayed on the display images of words and the immediate conversion.
<刘峰> 在 2025-01-23 上传 | 大小：3kb | 下载：0

[VHDL编程] usingUART

说明：using uart in fpga.how can use the uart and implemented in spartan-3e development kit
<mamomamo> 在 2025-01-23 上传 | 大小：3kb | 下载：0

[VHDL编程] cpu16

说明：Verilog下描述16位CPU，虽然有点简单，但具有一定的可读性，内附夏宇闻老师的8位CPU文档-Verilog descr iption of 16-bit CPU, though a bit simple, but with a certain degree of readability, XIA Yu-Wen teachers containing 8-bit CPU Documentation
<张文龙> 在 2025-01-23 上传 | 大小：226kb | 下载：0