[VHDL编程] fdivision

说明：使用Verilog语言实现20分频的代码，简单易懂，经过medolsim仿真，可正确输出预期的波形，实现20分频。-Using the Verilog language to achieve 20 points frequency code, easy to understand, after medolsim simulation, correctly anticipated the output waveform frequency
<大安> 在 2025-01-24 上传 | 大小：8kb | 下载：0

[VHDL编程] seqdet

说明：Verilog编写的有限状态机的程序，实现对一二进制序列的检测，该有限状态机提供8个状态的，可以任意修改，作为测试。-Verilog written procedures for finite state machines to achieve the detection of a binary sequence, the finite state machine with 8 states, and can be freely mod
<大安> 在 2025-01-24 上传 | 大小：7kb | 下载：0

[VHDL编程] 44softkeyboard

说明：4乘4键盘的VHDL描述和控制。4乘4键盘是非常常见的输入设备。希望对于正在应用的朋友有所帮助。-4 x 4 keyboard VHDL descr iption and control. 4 x 4 keyboard is a very common input device. Hope that a friend is applying for help.
<zhang> 在 2025-01-24 上传 | 大小：1.51mb | 下载：0

[VHDL编程] image_enhacement_fpga

说明：Image Enhancement algorithms implemented on FPGA in the literature. Papers are added.
<hazan> 在 2025-01-24 上传 | 大小：3.07mb | 下载：0

[VHDL编程] sram_controleur_top

说明：Sram controller with 6 commande ports
<Charles> 在 2025-01-24 上传 | 大小：2kb | 下载：0

[VHDL编程] screen_shoot

说明：Example of a screen shot module in a FPGA (upload bitmap file by RS232)
<Charles> 在 2025-01-24 上传 | 大小：2kb | 下载：0

[VHDL编程] auk_sdsdi

说明：用于FPGA设计的代码（Verilog代码），在FPGA设计中的高速串并转换，时钟提取，对齐处理等功能-for FPGA design ,written by Verilog HDL the functions include SERDES , CDR and so on
<龙珠> 在 2025-01-24 上传 | 大小：224kb | 下载：0

[VHDL编程] bitsyn

说明：在ＦＰＧＡ设计中，当接收的数据需要用数据中提取时钟的时候，需要进行同步处理，该文章详细介绍了数据同步处理的过程-In the FPGA design, when the received data need to extract the clock when the data needs to be synchronized, the article introduced in detail the process of data sy
<龙珠> 在 2025-01-24 上传 | 大小：64kb | 下载：0

[VHDL编程] FIFO

说明：完整的FIFO完整源代码，通过仿真 完整的FIFO完整源代码，通过仿真 -Complete FIFO full source code, through the simulation of the complete FIFO full source code, through the simulation of
<culun> 在 2025-01-24 上传 | 大小：3kb | 下载：0

[VHDL编程] FFT_verilog

说明：verilog实现的FFT变换，经硬件测试其功能与Altera的FFT IP核相近-verilog implementation FFT transform, through hardware, test its functionality with Altera' s FFT IP core similar to
<culun> 在 2025-01-24 上传 | 大小：604kb | 下载：1

[VHDL编程] VHDL_butterfly

说明：vhdl编写的蝶形算法程序,供大家参考~~~可用于fft的实现-vhdl butterfly algorithm written procedures for your reference ~ ~ ~ can be used for the realization of fft
<culun> 在 2025-01-24 上传 | 大小：3kb | 下载：0

[VHDL编程] lunwen

说明：潘明海　刘英哲　于维双 (论文) 中文摘要： 本文讨论了一种可在FPGA上实现的FFT结构。该结构采用基于流水线结构和快速并行乘法器的蝶形处理器。乘法器采用改进的Booth算法，简化了部分积符号扩展，使用Wallace树结构和4-2压缩器对部分积归约。以8点复点FFT为实例设计相应的控制电路。使用VHDL语言完成设计，并综合到FPGA中。从综合的结果看该结构可在XC4025E-2上以52MHz的时钟高速运行。在此基础上易于扩展为
<culun> 在 2025-01-24 上传 | 大小：125kb | 下载：0