资源列表

« 1 2 ... .59 .60 .61 .62 .63 3364.65 .66 .67 .68 .69 ... 4311 »

[VHDL编程FPGA2

说明:华清远见FPGA 第2讲、FPGA设计入门2 视频-Huaqing vision FPGA Part 2, FPGA design entry-2 video
<林方> 在 2025-01-31 上传 | 大小:5.54mb | 下载:0

[VHDL编程PCK_CRC16_D8

说明:VERILOG的CRC代码,节约资源,高效.欢迎提意见-good verilog for crc,is good for fpga.welcome to down
<sxh> 在 2025-01-31 上传 | 大小:1kb | 下载:0

[VHDL编程FPGA2-4

说明:华清远见视频,FPGA入门视频第二讲第4部分-Huaqing vision video, FPGA Introduction Video Part 4 of the second stress
<林方> 在 2025-01-31 上传 | 大小:8.86mb | 下载:0

[VHDL编程armledctl

说明:EPM240+IS61LV1024+VERILOG实现LED显示控制,1红+1绿,1280*512,与AT91SAM7S64接口-EPM240+ IS61LV1024+ VERILOG to achieve LED display control, 1 red+ 1 green, and 1280* 512, and AT91SAM7S64 Interface
<刘聪> 在 2025-01-31 上传 | 大小:553kb | 下载:0

[VHDL编程0917afifo_s

说明:采用同步异步信号的方式,将两个CLK统一到同一个时钟下工作,用同步FIFO实现异步FIFO-Asynchronous signals using synchronous way, two a clock CLK to the same uniform to work, using synchronous FIFO Asynchronous FIFO
<范小虎> 在 2025-01-31 上传 | 大小:3kb | 下载:0

[VHDL编程0000000000000

说明:这是一个简单的滤波程序,可以完成高频信号的滤除~-This is a filter programme!
<yuedongxu> 在 2025-01-31 上传 | 大小:1kb | 下载:0

[VHDL编程spi_fpga

说明:这是一个Verilogde SPi接口应用程序,经过仿真。-This is a SPI interface programme.
<yuedongxu> 在 2025-01-31 上传 | 大小:1.48mb | 下载:0

[VHDL编程spi_test

说明:这是一个完整的spi_test测试程序,经过仿真。-This is a spi_test programme.
<yuedongxu> 在 2025-01-31 上传 | 大小:1kb | 下载:0

[VHDL编程voter

说明:这是一个多人投票表决器程序,经过仿真正确。-this is a majority_voter programme.
<yuedongxu> 在 2025-01-31 上传 | 大小:1kb | 下载:0

[VHDL编程lvds

说明:这是一个LVDS程序源文件,经过仿真正确。-this a LVDS source programme.
<yuedongxu> 在 2025-01-31 上传 | 大小:4kb | 下载:0

[VHDL编程mult

说明:这是一个mult源文件,用verilog语言写的,经过仿真正确。-This is a mult programm.
<yuedongxu> 在 2025-01-31 上传 | 大小:4kb | 下载:0

[VHDL编程PROJECT

说明:这是LVDS的测试源文件,经运行后正确。-this is a lvds Programme.
<yuedongxu> 在 2025-01-31 上传 | 大小:7kb | 下载:0
« 1 2 ... .59 .60 .61 .62 .63 3364.65 .66 .67 .68 .69 ... 4311 »

源码中国 www.ymcn.org