资源列表
[VHDL编程] PCK_CRC16_D8
说明:VERILOG的CRC代码,节约资源,高效.欢迎提意见-good verilog for crc,is good for fpga.welcome to down<sxh> 在 2025-01-31 上传 | 大小:1kb | 下载:0
[VHDL编程] 0917afifo_s
说明:采用同步异步信号的方式,将两个CLK统一到同一个时钟下工作,用同步FIFO实现异步FIFO-Asynchronous signals using synchronous way, two a clock CLK to the same uniform to work, using synchronous FIFO Asynchronous FIFO<范小虎> 在 2025-01-31 上传 | 大小:3kb | 下载:0
[VHDL编程] 0000000000000
说明:这是一个简单的滤波程序,可以完成高频信号的滤除~-This is a filter programme!<yuedongxu> 在 2025-01-31 上传 | 大小:1kb | 下载:0