[VHDL编程] Crack_QII90

说明：quartus9.0破解器，能够破解quartus9.0-quartus crack
<> 在 2025-01-31 上传 | 大小：14kb | 下载：0

[VHDL编程] DZZ1

说明：多功能数字钟 能进行正常的时、分、秒计时功能, 分别由6个数码管显示24小时、60分钟、60秒钟的计数器显示。 　　2. 能利用实验系统上的按键实现“校时”“校分”功能： 3. 能利用扬声器做整点报时-VHDL
<chenshilin> 在 2025-01-31 上传 | 大小：1000kb | 下载：0

[VHDL编程] rs232

说明：串口232程序，实现并串转换及相应的操作-Serial 232 program, to achieve and string conversion and the corresponding operation
<mofanvshen> 在 2025-01-31 上传 | 大小：2kb | 下载：0

[VHDL编程] ddpi_rx

说明：描写处理器与FPGA之间的接口程序，使用verilog语言编写-Describes the interface between the processor and the FPGA program, using the verilog language
<yaop> 在 2025-01-31 上传 | 大小：1kb | 下载：0

[VHDL编程] testRAMWR

说明：这是一个用VHDL编写的读写双口RAM的程序.-This is a work written in VHDL to read and write dual-port RAM program.
<chenye> 在 2025-01-31 上传 | 大小：1.02mb | 下载：0

[VHDL编程] clocktest.vhdl

说明：时钟测试，vhdl，四位状态灯的转换，有复位信号-Clock test, vhdl, four status lights conversion, there are reset signal
<李维> 在 2025-01-31 上传 | 大小：1kb | 下载：0

[VHDL编程] out_50hz

说明：输入频率,用CPLD驱动8位DA,产生正玄信号-用CPLD驱动8位DA,产生正玄信号
<鲁先生> 在 2025-01-31 上传 | 大小：1kb | 下载：0

[VHDL编程] 69491706fp_add_sub

说明：verilog code for floating point adding
<bin> 在 2025-01-31 上传 | 大小：671kb | 下载：0

[VHDL编程] trafficlight

说明：数字系统课程设计 基于FPGA的 VHDL编写 交通灯程序。-Digital System Course Design of VHDL-based FPGA program to prepare the traffic lights.
<zhoujie> 在 2025-01-31 上传 | 大小：452kb | 下载：0

[VHDL编程] 00038yimaqi

说明：本设计利用拨动开关和发光二极管进行信号输入和显示。 本设计练习用VHDL语言描述仿真译码器。 -This design toggle switch and light-emitting diodes used for signal input and display. The design exercise simulation using VHDL language to describe the decoder.
<fengxinlong> 在 2025-01-31 上传 | 大小：5kb | 下载：0

[VHDL编程] StateMachine-based

说明：FPGA上的利用状态机实现的分频的verilog程序-verilog source code StateMachine-based for FPGA
<pei fu-jun> 在 2025-01-31 上传 | 大小：1kb | 下载：0

[VHDL编程] vhdlcode

说明：VHDL code in ISE (for collecting the ADC samples from kit and for viewing final output)
<venkata> 在 2025-01-31 上传 | 大小：1kb | 下载：0