[VHDL编程] clkdiv

说明：初学者一个比较容易入门的FPGA verilog 二分频实验。-Relatively easy for beginners to get into a FPGA verilog two-way experiment.
<wen226> 在 2025-02-09 上传 | 大小：1kb | 下载：0

[VHDL编程] commutionbetweenFPGAand8951F

说明：单片机与ＦＰＧＡ的通信　 功能 :单片机控制写FPGA一字节数据 单片机控制写FPGA一字节数据时钟 (注意读写数据端口可复用,也可分用) 单片机控制发送数据端口 -MCU and FPGA communication functions: SCM control FPGA to write a byte of data SCM control FPGA to write a byte of data clock
<徐辉> 在 2025-02-09 上传 | 大小：336kb | 下载：0

[VHDL编程] flash_writer

说明：Flash 读写verilog代码，希望对大家有用，便于交流-flash writer and reader
<flash_writer> 在 2025-02-09 上传 | 大小：3kb | 下载：0

[VHDL编程] eeprom

说明：EEPROM模块源代码，希望对大家有用，方便交流-EEPROM model
<zhao> 在 2025-02-09 上传 | 大小：2kb | 下载：0

[VHDL编程] 2example

说明：夏宇闻老师的verilog数字系统设计教程书上的所有例题的源程序-XIA Yu-Wen teacher' s verilog digital system design tutorial books, all the Example of the source code
<zhao> 在 2025-02-09 上传 | 大小：7kb | 下载：0

[VHDL编程] 16example

说明：夏宇闻老师的verilog数字系统设计教程书上的所有例题的源程序16章-XIA Yu-Wen teacher' s verilog digital system design tutorial books, all of the source code Example Chapter 16
<zhao> 在 2025-02-09 上传 | 大小：16kb | 下载：0

[VHDL编程] 18example

说明：夏宇闻老师的verilog数字系统设计教程书上的所有例题的源程序18章-XIA Yu-Wen teacher' s verilog digital system design tutorial books, all of the source code Example Chapter 18
<zhao> 在 2025-02-09 上传 | 大小：21kb | 下载：0

[VHDL编程] 15example

说明：夏宇闻老师的verilog数字系统设计教程书上的所有例题的源程序15章-XIA Yu-Wen teachers verilog digital system design tutorial books, all of the source code Example Chapter 15
<zhao> 在 2025-02-09 上传 | 大小：11kb | 下载：0

[VHDL编程] Alarm_Cloc188508552005

说明：vhdl files for alarm digital clock
<manal> 在 2025-02-09 上传 | 大小：260kb | 下载：0

[VHDL编程] VHDL-Cookbook

说明：a vhdl book it is so nice and usefu-a vhdl book it is so nice and usefull
<manal> 在 2025-02-09 上传 | 大小：232kb | 下载：0

[VHDL编程] AutoWashing

说明：基于verilog-hdl的洗衣机自动控制电路，经下载仿真测试通过 附带时钟分频器-Verilog-hdl-based automatic control circuit of the washing machine, after download the simulation test
<潘萌> 在 2025-02-09 上传 | 大小：610kb | 下载：0

[VHDL编程] cardTEL

说明：基于verilog-hdl的卡式电话电路，编译环境quartusII72，经下载仿真通过。-Verilog-hdl cassette based on telephone circuits, build environment quartusII72, has been downloaded by simulation.
<潘萌> 在 2025-02-09 上传 | 大小：1.29mb | 下载：0