[VHDL编程] asdasdasdasd

说明：基于quartus的3-8译码器,可作为大型系统的译码器模块-Based on quartus a 3-8 decoder can be used as large-scale system decoder module
<王军> 在 2025-02-02 上传 | 大小：1kb | 下载：0

[VHDL编程] Verilog

说明：通过本文章的学习能够使我们设计一些简单的逻辑电路和系统。很快我们就能过渡到设计相当复杂的数字逻辑系统。-To learn through this article, will enable us to design some simple logic circuits and systems. Soon we will be able to transition to the design of complex digital logi
<李茂国> 在 2025-02-02 上传 | 大小：99kb | 下载：0

[VHDL编程] HA

说明：Verilog HDL for Half Adder, Full Subtractor, Half Subtractor and 2x4 decoder.
<leo> 在 2025-02-02 上传 | 大小：1kb | 下载：0

[VHDL编程] BuildingtheCPUdatapath

说明：Building the CPU datapath
<leo> 在 2025-02-02 上传 | 大小：43kb | 下载：0

[VHDL编程] SOPC_UART

说明：altera公司的ep1c240c8n，串口调试程序vhdl\nios ii8.0代码等-altera company ep1c240c8n, serial debugger vhdl \ nios ii8.0 code. .
<张东> 在 2025-02-02 上传 | 大小：3.05mb | 下载：0

[VHDL编程] S1_38yima

说明：3-8译码器的VHDL语言实现的源程序代码-3-8Decoder
<王景波> 在 2025-02-02 上传 | 大小：121kb | 下载：0

[VHDL编程] S9_LED_RUN

说明：这是一段用VHDL语言编写的LCD的启动程序-S9_LED_RUN
<王景波> 在 2025-02-02 上传 | 大小：162kb | 下载：0

[VHDL编程] multi8

说明：8位乘法器-multi8
<fanpei> 在 2025-02-02 上传 | 大小：1kb | 下载：0

[VHDL编程] adder32

说明：原理图输入法制作的32位加法器-adder32
<fanpei> 在 2025-02-02 上传 | 大小：472kb | 下载：0

[VHDL编程] myjiafa

说明：用函数语句实现的加法器-adder-function
<fanpei> 在 2025-02-02 上传 | 大小：250kb | 下载：0

[VHDL编程] adder2-bingxing

说明：2位加法器并行操作-2adder
<fanpei> 在 2025-02-02 上传 | 大小：170kb | 下载：0

[VHDL编程] adder16

说明：adder16 16位加法器-adder16
<fanpei> 在 2025-02-02 上传 | 大小：298kb | 下载：0