[VHDL编程] CPLD-FPGA

说明：CPLD FPGA嵌入式应用开发技术白金手册配套源码-CPLD FPGA embedded application development technology platinum manual matching the source code
<jwg> 在 2025-02-03 上传 | 大小：318kb | 下载：0

[VHDL编程] mux16

说明：十六位乘法器的verilog hdl 实现 及 modelsim 仿真 环境为quartusii9.0 自动调用modelsim 6.5输出仿真结果-fpga verilog hdl modelsim quartusii 16-bit multiplier
<andrew> 在 2025-02-03 上传 | 大小：1.27mb | 下载：0

[VHDL编程] keyqudou

说明：fpga verilog hdl 设计键盘去抖动程序，设计环境quartusii 9.0。仿真绝对通过。-fpga verilog hdl design keyboard to jitter program design environment quartusii 9.0. Simulation absolutely pass.
<andrew> 在 2025-02-03 上传 | 大小：270kb | 下载：0

[VHDL编程] mux4booth

说明：fpga 使用verilog hdl 语言，quartusii 9.0编程环境，使用2booth算法设计的4bit乘法器。可以扩展为16bit乘法器。-fpga verilog hdl ，quartusii 9.0 ，2booth 4bit
<andrew> 在 2025-02-03 上传 | 大小：702kb | 下载：0

[VHDL编程] top_module

说明：fpga 使用verilog hdl 语言，quartusii 9.0编程环境，设计的4个led灯分别实现不同功能，然后由一个顶层文件调用，完成总的设计。-fpga using verilog hdl language, quartusii 9.0 programming environment designed four different functions, respectively, led lights, followed b
<andrew> 在 2025-02-03 上传 | 大小：378kb | 下载：0

[VHDL编程] WASHING-MACHINE-2012Verilog

说明：Verilog语言编写的自动洗衣机控制程序，数字系统课程设计-Verilog language automatic washing machine control program, digital systems curriculum design
<wuhuayang> 在 2025-02-03 上传 | 大小：173kb | 下载：0

[VHDL编程] FIFO

说明：Simulation and Synthesis Techniques for Asynchronous FIFO Design
<王> 在 2025-02-03 上传 | 大小：2kb | 下载：0

[VHDL编程] ADC

说明：CPLD ADC采集控制源码CPLD ADC采集控制源码-CPLD ADC
<王> 在 2025-02-03 上传 | 大小：1kb | 下载：0

[VHDL编程] CummingsSNUG2002SJ_FIFO2

说明：Simulation and Synthesis Techniques for Asynchronous FIFO Design2
<王> 在 2025-02-03 上传 | 大小：99kb | 下载：0

[VHDL编程] manchester

说明：manchester ABOUT CPLD 应用数字通信应用端口-manchester ABOUT CPLD
<王> 在 2025-02-03 上传 | 大小：2kb | 下载：0

[VHDL编程] fifo

说明：FIFO缓存器的设计及VHDL测试平台代码-FIFO buffer design and VHDL testbench code
<叶宗英> 在 2025-02-03 上传 | 大小：1.71mb | 下载：0

[VHDL编程] counters

说明：用VHDL编写的最大值为255的计数器，供初学者参考-A 255 counter of VHDL，for Beginners Reference
<叶宗英> 在 2025-02-03 上传 | 大小：1kb | 下载：0