资源列表
[VHDL编程] uart_tx
说明:UART EDGE TRIGGERED ONE SHOT VHDL<Muhammad Asrar Alam> 在 2025-02-04 上传 | 大小:1kb | 下载:0
[VHDL编程] addersubtractor10
说明:vhdl coding for adder subtractor used in dct<Goli.Shiva> 在 2025-02-04 上传 | 大小:1kb | 下载:0
[VHDL编程] signaddsub12
说明:vhdl coding for signed adder substractor<Goli.Shiva> 在 2025-02-04 上传 | 大小:1kb | 下载:0
[VHDL编程] vhl_application
说明:VHDL source code for a controller application<Dori_leroi> 在 2025-02-04 上传 | 大小:271kb | 下载:0
[VHDL编程] ddr_sdr_latest.tar
说明:一款DDR400的驱动程序,使用VERILOG语言,在LATTICE—ECP2m的FPGA芯片中实际测试。-A DDR400 driver, using VERILOG language, LATTICE-ECP2m actual test of the FPGA chip.<liang> 在 2025-02-04 上传 | 大小:79kb | 下载:0
[VHDL编程] vga_lcd_latest.tar
说明:此VGA/LCD控制器是revB.3版本的基于WISHBONE总线,适用于驱动CRT和LCD显示屏的嵌入式VGA驱动。-VGA/LCD Controller core is a WISHBONE revB.3 compliant embedded VGA core capable of driving CRT and LCD displays. It supports user programmable resolutions and<liang> 在 2025-02-04 上传 | 大小:1.71mb | 下载:0
[VHDL编程] usb_latest.tar
说明:用VHDL语言编写的USB 2.0IP核。USB 2.0的传输速率是高速率480 Mb/s,需要再外扩一个PHY。-This is a USB 2.0 compliant core,USB 2.0 allows data transfers of 480 Mb/s. Because of the high interface speed, an external PHY will be required with this core.<liang> 在 2025-02-04 上传 | 大小:192kb | 下载:0