[VHDL编程] ldpc_decoder_802_3an_latest.tar

说明：适用于10GBase-T的以太网(802.3an协议)LDPC解码器, 用VHDL语言编写，可以应用在LATTICEXP2系列芯片上，基于Gallager算法。-LDPC decoder for 10GBase-T Ethernet (802.3an), based on Gallager s A algorithm
<liang> 在 2025-02-04 上传 | 大小：864kb | 下载：0

[VHDL编程] ldpc_encoder_802_3an_latest.tar

说明：适用于10GBase-T的以太网(802.3an协议)LDPC, VERILOG语言编写，可以应用在LATTICEXP2系列芯片上，基于Gallager算法。-LDPC encoder for 10GBase-T Ethernet (802.3an), based on Gallager s A algorithm
<liang> 在 2025-02-04 上传 | 大小：606kb | 下载：0

[VHDL编程] Datasheets

说明：关于ALTERA DE2板上的文档资料，包括应用实例，用户文档和板上常用器件的技术文档-datasheets of ALTERA DE2
<wkd> 在 2025-02-04 上传 | 大小：9.15mb | 下载：0

[VHDL编程] FPGA

说明：使用VHDL实现的串口通信程序，主要完成利用串口收发数据等功能 -Using the VHDL implementation of the serial communication program, primarily the completion of functions such as send and receive data using serial port
<lionkurmose> 在 2025-02-04 上传 | 大小：5kb | 下载：0

[VHDL编程] FPGA_USB

说明：使用VHDL实现利用USB端口通信的程序，主要完成在FPGA上的通信功能-The use of VHDL implementation procedures for the use of USB port communications, primarily on the completion of the communication function in the FPGA
<lionkurmose> 在 2025-02-04 上传 | 大小：13kb | 下载：0

[VHDL编程] DataCap_XKL_sw_0309_UCGUI_fine

说明：使用xilinx提供的xilkernel系统，五个任务，使用了信号灯和消息队列， 包含ucGUI,增加了自定义键盘和液晶屏的支持。-Using xilinx provides xilkernel system, including ucGUI, an increase of custom keyboard and LCD screen support.
<xjtualex> 在 2025-02-04 上传 | 大小：4.18mb | 下载：0

[VHDL编程] Microprogramcontroller

说明：微程序控制器部件实验，使用VHDL语言使用Quartus测试通过，模拟CPU-Micro-program controller component experiments, the use of VHDL language use Quartus test, simulation CPU
<糖糖> 在 2025-02-04 上传 | 大小：735kb | 下载：0

[VHDL编程] riscfile

说明：本程序主要介绍了risc处理器的基本功能单元的程序，以及文档说明，希望对大家有用-This program focuses on a risc processor, the basic functional unit of the procedures and documentation and hope for all of us
<田雨> 在 2025-02-04 上传 | 大小：157kb | 下载：0

[VHDL编程] clock

说明：秒表的verilog语言实现，个人课程设计代码，已验证！实现显示秒，分，时暂停，修正等功能。-Stopwatch' s verilog language implementation, personal curriculum design, code, and has been verified! Implementation show seconds, minutes, suspended, amendment and othe
<张文宝> 在 2025-02-04 上传 | 大小：2kb | 下载：0

[VHDL编程] CANProtocolControllerIPCoreinVerilog

说明：一种基于CAN协议的IP核源代码，用Verilog语言实现-CAN Protocol Controller IP Core in Verilog.
<Nicholas> 在 2025-02-04 上传 | 大小：66kb | 下载：1

[VHDL编程] SIGNAL_GEN

说明：利用EDA的VHDL硬件描述语言设计的函数信号发生器，可以产生递增、递减斜波，三角波，阶梯波，正弦波，方波-The use of EDA, VHDL hardware descr iption language design function of the signal generator can generate increased progressively decreasing ramp, triangle wave, step-
<心心> 在 2025-02-04 上传 | 大小：507kb | 下载：0

[VHDL编程] crc8_4

说明：crc8代码 数据位宽为4 ，用verilog编的码-crc8 datawidth 4 verilog
<chenk> 在 2025-02-04 上传 | 大小：1kb | 下载：0