[VHDL编程] timer1

说明：3 digit 7-segment display timer using VHDL.
<Aaqib> 在 2025-03-17 上传 | 大小：571kb | 下载：0

[VHDL编程] 4bitcomp

说明：4 bit comparator using VHDL.
<Aaqib> 在 2025-03-17 上传 | 大小：944kb | 下载：0

[VHDL编程] AD7705

说明：Verilog AD7705代码 对AD7705实时进行控制-Verilog AD7705 AD7705 real-time control code
<yu> 在 2025-03-17 上传 | 大小：714kb | 下载：0

[VHDL编程] ALU

说明：实现加减乘除与或非和大小比较功能的ALU模块-Math and the non-realization of more functions and size of the module ALU
<唐文博> 在 2025-03-17 上传 | 大小：1kb | 下载：0

[VHDL编程] bahe_matlab

说明：本资源包括用VHDL实现拔河比赛的模拟的源文件，以及各种仿真波形及结果-The resources include tug of war with the VHDL simulation to achieve the source file, and a variety of simulated waveforms and results
<赵晓辉> 在 2025-03-17 上传 | 大小：102kb | 下载：0

[VHDL编程] FP1

说明：verilog實現FPGA串流加密雛形 持續研究中 鏈波器 LFSP-verilog FPGA stream encryption to achieve sustained research prototype chain Filter LFSP
<LKK12235> 在 2025-03-17 上传 | 大小：1kb | 下载：0

[VHDL编程] ise_test

说明：基于spartan3e的xilinx FPGA的一种基本输入输出应用。-A simple application of I/O based on spartan3e of xilinx FPGA.
<Liu Wei> 在 2025-03-17 上传 | 大小：218kb | 下载：0

[VHDL编程] dcm_40

说明：基于ISE 的DCM IP 核的一个应用，输入100M，输出40M-One application of DCM IP core in ISE.
<Liu Wei> 在 2025-03-17 上传 | 大小：263kb | 下载：0

[VHDL编程] fdivision

说明：基于verilog的分频器,以及相应的test bench-A frequency divider based on verilog
<Liu Wei> 在 2025-03-17 上传 | 大小：173kb | 下载：0

[VHDL编程] qiangdaqi-EDA

说明：智能抢答器的EDA实现： 1． 四人参赛每人一个按钮，主持人一个，按下就开始； 2． 每人一个发光二极管，抢中者灯亮； 3． 有人抢答时，喇叭响两秒； 4． 抢答时限10秒，从有人抢答开始记时，10秒内不回答问题时喇叭发出两秒声响 -Smart Responder of EDA to achieve: 1. Four entries per person of a button, a moderator, click
<xiaoxiao> 在 2025-03-17 上传 | 大小：38kb | 下载：0

[VHDL编程] compare

说明：基于ISE的FPGA应用，用来比较两个输入的大小，并对应输出两个值。-A application of comparing two inputs based on ISE.
<Liu Wei> 在 2025-03-17 上传 | 大小：207kb | 下载：0

[VHDL编程] sort4

说明：基于ISE的FPGA应用，用来实现4输入的冒泡排序。-A application of bubble sort based on ISE.
<Liu Wei> 在 2025-03-17 上传 | 大小：279kb | 下载：0