[VHDL编程] fufenjieqi

说明：基于FPGA的复分接器，包括了M序列码的产生，2路数据复接，数据分接（包括巴克码的判断）。-FPGA-based compound splitters, including M sequence code generation, 2 channel data multiplexing, data tap (including the Barker code to judge).
<陈云> 在 2025-02-06 上传 | 大小：1kb | 下载：0

[VHDL编程] AdditionCounter

说明： 一个带有异步复位和同步时钟使能的十进制加法计数器-Asynchronous reset and synchronization with a clock enable decimal addition counter
<John> 在 2025-02-06 上传 | 大小：1kb | 下载：0

[VHDL编程] FullAdder

说明：要求在Quartus II软件，利用VHDL完成层次式电路设计，电路中的元件可以用VHDL设计也可以用库元件连线构成再封装。借助EDA工具中的综合器，适配器，时序仿真器和编程器等工具进行相应处理。输入方法不限制。适配采用Cyclone系列的EP1C6Q240C8。要求综合出RTL电路，并进行仿真输入波形设计并分析电路输出波形。要求采用层次式结构设计。-Quartus II software requires the use of VHD
<John> 在 2025-02-06 上传 | 大小：1kb | 下载：0

[VHDL编程] Quartus8.1_licence

说明：A way to evalulate Quartus 8.1
<efarem> 在 2025-02-06 上传 | 大小：391kb | 下载：0

[VHDL编程] Quartus7.1_licence

说明：A way to evalulate Quartus 7.1
<efarem> 在 2025-02-06 上传 | 大小：389kb | 下载：0

[VHDL编程] Quartus7.0_licence

说明：A way to evalulate Quartus 7.0
<efarem> 在 2025-02-06 上传 | 大小：371kb | 下载：0

[VHDL编程] Quartus5.1_licence

说明：A way to evalulate Quartus 5.1
<efarem> 在 2025-02-06 上传 | 大小：365kb | 下载：0

[VHDL编程] Quartus7.2_licence

说明：A way to evalulate Quartus 7.2
<efarem> 在 2025-02-06 上传 | 大小：390kb | 下载：0

[VHDL编程] duojitongxin

说明：实现环境检测，然后将数据传递给主机，并显示环境数据-To achieve environmental testing, and then pass the data to the host, and display environmental data
<liuxiaokai> 在 2025-02-06 上传 | 大小：1kb | 下载：0

[VHDL编程] Verilog

说明：基于Verilog的编码用BOOTH算法和移位相加实现乘法运算-BOOTH Algorithm with multiplication
<陈凯> 在 2025-02-06 上传 | 大小：6kb | 下载：0

[VHDL编程] EDA

说明：用EDA实现串行输入并行输出的移位寄存器，附带仿真-Serial Input with EDA parallel output shift register, with simulation
<文心> 在 2025-02-06 上传 | 大小：4kb | 下载：0

[VHDL编程] AGC

说明：在实际系统中，由于发端功率和信道增益的变化会引起接收到的信号幅度的变化，这种变化是设计者所不希望的，因此，有必要对信号幅度进行自动增益控制(AGC)。另外，在解调器内部所有同步完成之后，如果解调输出为软输出，则需要对输出信号进行定标，以使较少的位数能够全面地反映解调数据的信息，这被称为定标AGC。AGC的实现原理大同小异，一般都是将信号幅度(能量)与固定门限比较，高于或低于门限的信息被送到调整环路滤波器，滤波器的输出用于控制可控增益放大
<开水来了> 在 2025-02-06 上传 | 大小：1kb | 下载：0