[VHDL编程] 74ls109

说明：74ls109电路的VERILOG源代码，已经验证-74ls109 circuit
<王龙> 在 2025-03-19 上传 | 大小：361kb | 下载：0

[VHDL编程] 74ls138

说明：74ls138电路的verilog源代码，已经验证。-74ls138 circuit verilog
<王龙> 在 2025-03-19 上传 | 大小：262kb | 下载：0

[VHDL编程] 74ls165

说明：74ls165电路源代码verilog,已经验证。-74ls165 verilog
<王龙> 在 2025-03-19 上传 | 大小：346kb | 下载：0

[VHDL编程] p4_adder.tar

说明：用vhdl实现的P4加法器，包括主要元件rca加法器，carry select adder,pg模块，并提供了一个测试文件，用modelsim测试通过-P4 adder implemented using VHDL, including the major component such as: rca adder, carry select adder, pg module,in addition provides a test fil
<胡恩> 在 2025-03-19 上传 | 大小：3kb | 下载：0

[VHDL编程] multiplier.tar

说明：用vhdl实现的booth算法乘法器，包含了multiplexer和rca adder，同时提供了一个测试文件，modelsim测试通过-Algorithm with a booth multiplier vhdl implementation, including a multiplexer and rca adder, while providing a test file, modelsim test pass
<胡恩> 在 2025-03-19 上传 | 大小：2kb | 下载：0

[VHDL编程] my_clock

说明：使用verilog HDL语言编写的时钟电路代码，能实现24小时电子钟的功能。-Using verilog HDL code written in the clock circuit can achieve 24-hour clock function.
<周朝> 在 2025-03-19 上传 | 大小：252kb | 下载：0

[VHDL编程] timer

说明：外设timer设计：16bit定时器、ETU计数器、具有3种可配置中断请求输出、内部寄存器的读写编程。-Peripheral timer design: 16bit timer, ETU counter, with 3 configurable interrupt request output, the internal register read and write programming.
<gab> 在 2025-03-19 上传 | 大小：5kb | 下载：0

[VHDL编程] auart_send

说明：usb command 静态存储器源程序-usb command
<liuzhijun> 在 2025-03-19 上传 | 大小：1kb | 下载：0

[VHDL编程] my_walkled_v3

说明：自动跑马灯 开发板采用stratix4系列开发板 可以使用开关控制跑马灯方向-LED WALKING
<Gin> 在 2025-03-19 上传 | 大小：4.63mb | 下载：0

[VHDL编程] c3

说明：VerilogHDL编写的8位加法器实现-bgfhgfhjgjhgj
<刘成> 在 2025-03-19 上传 | 大小：2kb | 下载：0

[VHDL编程] FPGAExamples

说明：列举了一些FPGA的常用实例，有助于加深对FPGA的了解-gfdhgfhgfdgvfhgfhgjngh
<刘成> 在 2025-03-19 上传 | 大小：51kb | 下载：0

[VHDL编程] HDB3

说明：用Verilog HDL语言进行HDB3编码，并通过Quartus Ⅱ仿真验证-With the Verilog HDL language HDB3 coding, and simulation by Quartus Ⅱ
<jabeile> 在 2025-03-19 上传 | 大小：1.3mb | 下载：0