[VHDL编程] dds_rom

说明：此为Verilog编写DDS时，常用模块，为rom模块。-This is the Verilog write DDS, the common module, the module for the rom.
<name> 在 2025-02-07 上传 | 大小：5kb | 下载：0

[VHDL编程] filter_200us

说明：此为Verilog编写的延迟200US的程序，为Verilog常用模块。-This is written in Verilog delay 200US procedures used for the Verilog module.
<name> 在 2025-02-07 上传 | 大小：1kb | 下载：0

[VHDL编程] lcd_vhdl

说明：这是液晶的VHDL版写的驱动程序，能够控制1602液晶的显示-This is the LCD diver code that is written by vhdl
<谢立寅> 在 2025-02-07 上传 | 大小：1.52mb | 下载：0

[VHDL编程] ad0809

说明：本程序基于ad0809，通过数码管显示0V--+5V电压。-The program is based on ad0809, via digital display 0V-+5 V voltage.
<Ricky> 在 2025-02-07 上传 | 大小：1.54mb | 下载：0

[VHDL编程] adder

说明：8 BIT STRUCTURAL CODE IN VHDL
<SHRAYANTH> 在 2025-02-07 上传 | 大小：111kb | 下载：0

[VHDL编程] booth

说明：BOOTH MULTIPLIER IN VHDL
<SHRAYANTH> 在 2025-02-07 上传 | 大小：641kb | 下载：0

[VHDL编程] Counter_Design_Block

说明：Here is a code for a simple counter based on verilog
<spectrojin> 在 2025-02-07 上传 | 大小：11kb | 下载：0

[VHDL编程] square

说明：This a verilog code for the generation of a square wave-This is a verilog code for the generation of a square wave..
<spectrojin> 在 2025-02-07 上传 | 大小：1kb | 下载：0

[VHDL编程] Decoder

说明：This a basic code for the decoder based on verilog.-This is a basic code for the decoder based on verilog.
<spectrojin> 在 2025-02-07 上传 | 大小：1kb | 下载：0

[VHDL编程] bcd_to_binary

说明：bcd to binary verilog
<hyuma> 在 2025-02-07 上传 | 大小：4kb | 下载：0

[VHDL编程] sine_vhdl

说明：this a snipet of code about the sine generator implementation in vhdl-this is a snipet of code about the sine generator implementation in vhdl
<boulou> 在 2025-02-07 上传 | 大小：1.01mb | 下载：0

[VHDL编程] m_vhdl

说明：设计一个伪随机序列发生器，采用的生成多项式为1+X^3+X^7。要求具有一个RESET端和两个控制端来调整寄存器初值（程序中设定好四种非零初值可选）。-Design a pseudo-random sequence generator, using the generating polynomial 1+ X ^ 3+ X ^ 7. Requires a RESET terminal end and two control regist
<haodiangei> 在 2025-02-07 上传 | 大小：1kb | 下载：0