资源列表
[VHDL编程] LSFR design
说明:-- This testbench has been automatically generated using types std_logic and -- std_logic_vector for the ports of the unit under test. Xilinx recommends -- that these types always be used for the top-level I/O of a de<essaidioualid@gmail.com> 在 2022-09-13 上传 | 大小:91.46kb | 下载:0
[VHDL编程] Bootloader altera fpga sources
说明:Bootloader altera fpga sources<essaidioualid@gmail.com> 在 2022-09-13 上传 | 大小:41.93kb | 下载:0
[VHDL编程] VHDL for circle square
说明:vhdl code for print circle and square on monitor<khsaloum> 在 2022-09-22 上传 | 大小:2.77mb | 下载:0
[VHDL编程] Verilog for simple alu
说明:Verilog for simple alu<khsaloum> 在 2022-09-22 上传 | 大小:1.06kb | 下载:1
[VHDL编程] counter ex
说明:this is binary counter 4 example<prabhu> 在 2022-10-11 上传 | 大小:507byte | 下载:0