资源列表
[VHDL编程] 异步FIFO的VERILOG实现(格雷码)
说明:使用格雷码实现异步FIFO<fan_tiger@163.com> 在 2009-10-29 上传 | 大小:151.21kb | 下载:1
[VHDL编程] 基于VHDL 的数字时钟
说明:用VHDL实现时钟的显示,包括七段数码管和lcd1602字符液晶,可以显示十分秒,年月日<minmindianzi> 在 2009-11-15 上传 | 大小:336.94kb | 下载:0
[VHDL编程] FPGA读写控制sram
说明:拨码开关控制读写,按键控制地址加,读出数据由数码管显示,直观展现了程序是否正确。<swordjoe> 在 2009-11-18 上传 | 大小:1.25kb | 下载:0
[VHDL编程] 求最大公因数(vhdl)
说明:利用fpga设计一个系统求两个数的最大公因数。数字系统设计:控制路径和数据路径。<youdns> 在 2009-11-20 上传 | 大小:348.15kb | 下载:0