[VHDL编程] CPLD读取ADS7886

说明：

CPLD读取Ti串行ADC芯片ADSL7886的Verilog代码

<agedgm> 在 2009-02-18 上传 | 大小：709byte | 下载：1

[VHDL编程] CPLD任意分频输出 VHDL

说明：CPLD任意分频输出 VHDL,调试通过
<spring718@163.com> 在 2009-05-27 上传 | 大小：666byte | 下载：0

[VHDL编程] testbench模版

说明：testbench测试模版
<lmyapple> 在 2010-11-04 上传 | 大小：664byte | 下载：0

[VHDL编程] processor simulation

说明：amu part
<kevin.shi1990@gmail.com> 在 2011-07-11 上传 | 大小：709byte | 下载：0

[VHDL编程] 多路选择器

说明：由3-mux和4-mux组成12-mux的verilog编码
<shengzhe0> 在 2011-12-05 上传 | 大小：784byte | 下载：0

[VHDL编程] fq_divider

说明：A simple program implements a frequency divider.
<besoyal@yahoo.gr> 在 2012-02-23 上传 | 大小：743byte | 下载：0

[VHDL编程] carry_select adder_16-bit verilog

说明：this is code for carry_select adder_16-bit. written in verilog.
<spgp1306> 在 2018-01-12 上传 | 大小：743byte | 下载：0

[VHDL编程] led_test.v

说明：show a water led show a water led show a water led show a water led show a water led
<rbvikg> 在 2020-04-07 上传 | 大小：759byte | 下载：0

[VHDL编程] FSM_design using Verilog

说明：FSM verilog (Mealy and moore)
<gsrwork2017@gmail.com> 在 2022-02-17 上传 | 大小：697byte | 下载：0

[VHDL编程] 32-bit carry select adder verilog code

说明：32-bit conventional carry select adder verilog code
<gsrwork2017@gmail.com> 在 2022-02-17 上传 | 大小：745byte | 下载：1

[VHDL编程] comparator 8

说明：this is comparator 8 example
<prabhu> 在 2022-10-11 上传 | 大小：737byte | 下载：0

[VHDL编程] clock divider example

说明：this is clock divider example code
<prabhu> 在 2022-10-12 上传 | 大小：755byte | 下载：0