[VHDL编程] b16

说明：一个verilog实现的16位堆栈型处理器，实现了32条指令，fpga实现频率为26Mhz！-Verilog implementation of a 16-bit stack-based processor to realize the 32 instructions, fpga implementation frequency of 26Mhz!
<JOY> 在 2025-02-12 上传 | 大小：2kb | 下载：0

[VHDL编程] uart16

说明：一个16位的uart，可以实现串行通信，接受或者发送数据！-A 16-bit uart, serial communication can be achieved, accept or send data!
<JOY> 在 2025-02-12 上传 | 大小：1kb | 下载：0

[VHDL编程] ctc16

说明：一个定时器/计数器，里面实现了两个定时计数器，每个都可以写入方式控制器，以实现定时或者计时功能！-A timer/counter, which implements two timer counters, each of which can be written mode controller to achieve the function of time or the time!
<JOY> 在 2025-02-12 上传 | 大小：1kb | 下载：0

[VHDL编程] divideVerilog

说明：在FPGA上编写的快速乘法器、可用于综合等模块-fast divide\
<张逸臣> 在 2025-02-12 上传 | 大小：16kb | 下载：0

[VHDL编程] cordicalgorithm

说明：this zip file contains some details which details how to use coredic algorithm to implement trigonometric functions
<nmamatha> 在 2025-02-12 上传 | 大小：2.76mb | 下载：0

[VHDL编程] mamta

说明：the zip file i have uploaded has some testbenches in vhdl for sqare root,sum,subtract
<nmamatha> 在 2025-02-12 上传 | 大小：3kb | 下载：0

[VHDL编程] ringcounter

说明：一个实现ringcounter的案例，浅显易懂，适合初学者学习并使用-a ringcounter example
<guo zhong> 在 2025-02-12 上传 | 大小：290kb | 下载：0

[VHDL编程] seg_led_display

说明：数码管灯控制程序，动态扫描过程。硬件连接方式比较特殊，位选单独控制，又是级联方式。6个数码管。-Digital tube light control applications, dynamic scanning process. Hardware connection is rather special, separate control of Choice, but also a cascade. 6 digital control.
<lichenlin> 在 2025-02-12 上传 | 大小：3kb | 下载：0

[VHDL编程] six_led_display

说明：数码管灯控制程序，动态扫描过程。硬件连接方式比较特殊，位选单独控制，又是级联方式。6个数码管。-Digital tube light control applications, dynamic scanning process. Hardware connection is rather special, separate control of Choice, but also a cascade. 6 digital control.
<lichenlin> 在 2025-02-12 上传 | 大小：3kb | 下载：0

[VHDL编程] FPGA_verilog

说明：FPGA很有价值的27实例:如ASK、PSK、FSK调制与解调VHDL程序及仿真等-FPGA verilog
<安> 在 2025-02-12 上传 | 大小：1.22mb | 下载：0

[VHDL编程] 8B10BEncodeDecode

说明：基于FPGA的8B10B编解码程序，内含编码和解码文件-FPGA-based 8B10B decoding process, encode and decode files containing
<> 在 2025-02-12 上传 | 大小：128kb | 下载：0

[VHDL编程] change

说明：同步串并转换程序,1位串行输入，8位并行输出。-Synchronous series and the conversion process, a serial input, 8-bit parallel output.
<chuck> 在 2025-02-12 上传 | 大小：7.82mb | 下载：0