[VHDL编程] Tutorial09_Clock

说明：基于Spartan-3e的数码管显示时钟程序的设计，整个流程讲解详细。-A very important concept in digital design is that of the clock. A clock is used to synchronize systems in digital logic, and provides a convenient way to keep track of real time. Anot
<飞飞三号> 在 2025-02-12 上传 | 大小：405kb | 下载：0

[VHDL编程] mix

说明：本代码是基于Verilog语言，是在伽罗瓦域GF(2^8)上完成加法和乘法运算，主要完成ASE加密的列混合运算-This code is based on the Verilog language, is the Galois field GF (2 ^ 8) on the completion of addition and multiplication, the main column of the completion of AS
<钟佳荣> 在 2025-02-12 上传 | 大小：225kb | 下载：0

[VHDL编程] 20100728

说明：一种很好的读后清零寄存器的设计思路与方法，对FPGA寄存器设计设计具有很好的启发-Reading a good clear design concept and method registers, registers on the FPGA design has good design inspiration
<lifei> 在 2025-02-12 上传 | 大小：75kb | 下载：0

[VHDL编程] shift_reg

说明：actel fpga ap030 regshift示例-actel fpga ap030 regshift
<liu> 在 2025-02-12 上传 | 大小：291kb | 下载：0

[VHDL编程] duc_ddc_system_generator

说明：介绍了在xilinx环境中利用system generator设计数字上变频DUC/数字下变频DDC的流程，对于初学者很有帮助-introduced the design of DUC/DDC using system generator under xilinx, it s quite helpful to fresh
<谢宾> 在 2025-02-12 上传 | 大小：2.41mb | 下载：0

[VHDL编程] VHDLshiyingjiaocheng

说明：VHDL实用教程，很详细的例子，新手学习必备-VHDL practical course, a very detailed example, novice to learn essential
<xiaosolider> 在 2025-02-12 上传 | 大小：54.7mb | 下载：0

[VHDL编程] qipan

说明：该程序是在QuartusII环境下用VHDL编写的可以在SOPC平台显示棋盘格功能的代码。很好用，欢迎下载。-The program is under QuartusII prepared using VHDL display board in SOPC platform for cell function code. Useful, are welcome to download.
<怜香断> 在 2025-02-12 上传 | 大小：80kb | 下载：0

[VHDL编程] S3Demo

说明：用vhdl编的ps/2口键盘命令到vga口-Series with vhdl ps/2 keyboard command to the vga port 口
<刘诶> 在 2025-02-12 上传 | 大小：285kb | 下载：0

[VHDL编程] Detailed_Analysis_of_Verilog_language

说明：Verilog语言详细解析Detailed Analysis of Verilog language-Verilog language detailed analysis Detailed Analysis of Verilog language
<daivi> 在 2025-02-12 上传 | 大小：259kb | 下载：0

[VHDL编程] Verilog_classic_documentation

说明：Verilog经典文档资料Verilog classic documentation很不错的经典资料-Verilog classic documentation Verilog classic documentation is very good classical information
<daivi> 在 2025-02-12 上传 | 大小：2.34mb | 下载：0

[VHDL编程] verilog_classic_example_of_a_collection

说明：verilog经典实例集合verilog classic example of a collection-a collection of classic examples of verilog verilog classic example of a collection
<daivi> 在 2025-02-12 上传 | 大小：162kb | 下载：0

[VHDL编程] Verilog_HDL_company_information

说明：Verilog HDL 公司内部资料Verilog HDL company information-Internal information Verilog HDL Verilog HDL company information
<daivi> 在 2025-02-12 上传 | 大小：257kb | 下载：0