资源列表
[VHDL编程] sine-generator
说明:ROM型正弦信号发生器,从rom中读取正弦波的点,循环输出,经AD生成波形,环境为quartus-sine generator in quartus<张文> 在 2025-02-14 上传 | 大小:662kb | 下载:0
[VHDL编程] 2008812051513262
说明:一些FPGA方面的资料与大家分享,介绍了FPGA的基础学习及算法,适合初学者-Some FPGA information to share with you<ly> 在 2025-02-14 上传 | 大小:2.32mb | 下载:0
[VHDL编程] key_display
说明:秒表 verilog 程序非常适合刚接触 vreilog语言的人学习-Stopwatch verilog program is ideal for people new to vreilog language learning<张江> 在 2025-02-14 上传 | 大小:365kb | 下载:0