[VHDL编程] SONGYFQ

说明：用VHDL设计的电路，输出接到喇叭可播放乐曲“一分钱”。适合做课程设计。-Circuit design with VHDL, output to speakers can play music, " a penny." Suitable curriculum design.
<> 在 2025-02-26 上传 | 大小：1kb | 下载：0

[VHDL编程] ANSWER

说明：采用VHDL设计的抢答器，抢答时间10秒钟，10秒内无人抢答，则抢答按键失效。显示抢答的队伍号。适合做课程设计。-Design using VHDL Responder, Responder for 10 seconds, no answer in 10 seconds, then the answer in key failure. Display answer in team numbers. Suitable curriculum
<> 在 2025-02-26 上传 | 大小：1kb | 下载：0

[VHDL编程] soft_demapper

说明：This is soft demapper algorithm
<sunghwanchoi> 在 2025-02-26 上传 | 大小：9kb | 下载：0

[VHDL编程] jiaotongdeng

说明：使用quartus2实现的交通灯控制，包括各个模块实现及总体实现-traffic light
<心语> 在 2025-02-26 上传 | 大小：1.96mb | 下载：0

[VHDL编程] verilog_uart_log_vhdl_uart_log

说明：verilog uart mode code VHDL uart mode -verilog uart mode code VHDL uart mode code VHDL uart mode
<o0o0o0o0o0> 在 2025-02-26 上传 | 大小：1kb | 下载：0

[VHDL编程] verilog_uart_log_vhdl_uart_logfdj

说明：code VHDL uart mode -code VHDL uart mode code VHDL uart mode
<o0o0o0o0o0> 在 2025-02-26 上传 | 大小：1kb | 下载：0

[VHDL编程] uart_rar_testbenchfidsof

说明：code VHDL uart mode -code VHDL uart mode code VHDL uart mode
<o0o0o0o0o0> 在 2025-02-26 上传 | 大小：3kb | 下载：0

[VHDL编程] example_VHDL

说明：VHDL 语言的初级实例，27个。电子钟，mask，ask-VHDL, the primary instance, 27. Electronic clock, mask, ask ... ...
<liu> 在 2025-02-26 上传 | 大小：1.22mb | 下载：0

[VHDL编程] an500

说明：Altera官方网站提供的NANFLASH接口的设计文档，很实用。-Altera official website of the NANFLASH interface design documents, it is practical.
<robin> 在 2025-02-26 上传 | 大小：200kb | 下载：0

[VHDL编程] pc

说明：程序计数器+地址寄存器，已预置一段mif文件，可实现加法运算。-Program Counter+ address register, a mif file has been preset, addition operations can be realized.
<luoqing> 在 2025-02-26 上传 | 大小：353kb | 下载：0

[VHDL编程] processor

说明：文件中包含一个简单MIIPS CPU的Verilog源代码-File contains a simple MIIPS CPU in Verilog source code
<wangboch> 在 2025-02-26 上传 | 大小：93kb | 下载：0

[VHDL编程] BPSK_Modulator

说明：IMPLEMENTATION OF BPSK MODULATOR IN FPGA
<hung> 在 2025-02-26 上传 | 大小：403kb | 下载：0