[VHDL编程] 8multipler

说明：用VHDL实现8位移位相加乘法器，从被乘数的最低位开始，若为1，则乘数左移后与上次的和相加；若为0，左移后以全0相加，直至被乘数的最高位。-VHDL 8-bit shift by adding the multiplier to achieve, starting from the lowest multiplicand, if 1, then left after the multiplier and add the last if
<ruanxioafei> 在 2025-02-26 上传 | 大小：1kb | 下载：0

[VHDL编程] IDETools

说明：在vss中实现定位和获取特定的版本中的数据-Data in realizing the specially appointed edition fixing position and gaining in vss
<其实> 在 2025-02-26 上传 | 大小：2.72mb | 下载：0

[VHDL编程] modelsim

说明：modelsiM使用说明，看看你就会明白什么是MODELSIM,大家一起加油-modelsiM instructions, see if you will understand what is MODELSIM, everyone refueling
<liming> 在 2025-02-26 上传 | 大小：1kb | 下载：0

[VHDL编程] shejishengjiangji

说明：对电梯的基本功能进行了实现，并把电梯的一些特殊功能进行了改进，这是本人的毕业设计程序。-The basic functions of the elevator to achieve, and to lift some of the special features have been improved, this is my graduation project process.
<zhengjibin> 在 2025-02-26 上传 | 大小：3kb | 下载：0

[VHDL编程] fpmul

说明：floatinfg point multiplier 32 bit parellel processing
<naveem> 在 2025-02-26 上传 | 大小：16kb | 下载：0

[VHDL编程] demo9-vgaout1

说明：VGA EP2C8 显示程序 VGA EP2C8 display program-VGA EP2C8 display program VGA EP2C8 显示程序
<TianRong> 在 2025-02-26 上传 | 大小：300kb | 下载：0

[VHDL编程] gdgs

说明：FPGA开发的难点思考,是学习FPGA 的好帮手-FPGA开发的难点思考
<guodong> 在 2025-02-26 上传 | 大小：1.81mb | 下载：0

[VHDL编程] daima

说明：带有同步并行预置功能的8位左移移位寄存器-Preset function in parallel with synchronous 8-bit left shift register
<张敏> 在 2025-02-26 上传 | 大小：189kb | 下载：0

[VHDL编程] comparator

说明：8位二进制的数值比较器，这是用verilog hdl语言中的行为建模写的-8-bit binary value of the comparator, which is used in the verilog hdl behavioral modeling language to write
<黄启> 在 2025-02-26 上传 | 大小：144kb | 下载：0

[VHDL编程] FPGA

说明：其中包含一些以前学习时写过的各种加法器和HDB3编码，以及状态机的一些题目-Which contains a number of previously written a variety of learning adder and HDB3 encoding, and the state machine of some of the topics
<yuandb> 在 2025-02-26 上传 | 大小：2.13mb | 下载：0

[VHDL编程] filter_VHDL

说明：用VHDL语言实现滤波的设计,并通过modelsim仿真!用matlab产生输入结果,并与matlab输出结果比较是相同的.-Filter by language VHDL design and simulation through modelsim! Results with matlab generate input and output compared with the matlab are the same.
<weihli> 在 2025-02-26 上传 | 大小：339kb | 下载：0

[VHDL编程] EDA

说明：EDA数字时钟设计程序报告-EDA数字时钟设计程序报告!!!!!!!!!!!!!!!!!!
<WEB> 在 2025-02-26 上传 | 大小：284kb | 下载：0