[VHDL编程] DSP48E1_Slice_User_Guide

说明：xilinx Virtex-6 系列FPGA的DSP模块DSP48E1使用手册Virtex-6_FPGA_DSP48E1_Slice_User_Guide.-The user s guide forDSP48E1 Slice of the xilinx virtex fpga.
<李伟> 在 2025-03-05 上传 | 大小：718kb | 下载：0

[VHDL编程] virtex_5_user_guide

说明：xilinx FPGA virtex-5系列FPGA器件手册-the user s guide for the xilinx virtex-5 fpga.
<李伟> 在 2025-03-05 上传 | 大小：4.62mb | 下载：0

[VHDL编程] tri_states

说明：用Verilog语言写一个三态缓冲器，必须使两个使能端都有效，才能允许器件的三态输出有效。已编译通过。-Using the language of Verilog to make a tri-states machine.
<sunying> 在 2025-03-05 上传 | 大小：246kb | 下载：0

[VHDL编程] D_chufaqi

说明：用Verilog语言写一个D触发器。在时钟上升沿触发和在时钟下降沿触发。-Using Verilog to make a trigger or flip-flop.
<sunying> 在 2025-03-05 上传 | 大小：102kb | 下载：0

[VHDL编程] booth

说明：8位改进型booth算法的verilog源代码-8bit booth verilog
<rrtt> 在 2025-03-05 上传 | 大小：2kb | 下载：0

[VHDL编程] register

说明：用Verilog语言写一个简单的移位寄存器，可以进行算术移位和逻辑移位。-Verilog language used to write a simple shift register, can be arithmetic shift and logical shift.
<sunying> 在 2025-03-05 上传 | 大小：307kb | 下载：0

[VHDL编程] Vr74x163

说明：用Verilog HDL语言写一个计数器，每当时钟到来时计数器加1.-Verilog HDL language used to write a counter, when the clock arrives counter plus 1.
<sunying> 在 2025-03-05 上传 | 大小：269kb | 下载：0

[VHDL编程] Timer_sigtap

说明：用Verilog HDL语言写一个计时器。其实就是在计数器的时钟输入端输入一个固定频率的时钟-Verilog HDL language used to write a timer. Is actually counter clock input of a fixed frequency clock input
<sunying> 在 2025-03-05 上传 | 大小：2.67mb | 下载：0

[VHDL编程] light_state_machine

说明：用Verilog HDL语言写一个雷鸟车灯控制器。汽车工作状态有：空闲，左转弯，右转弯，告警。-Verilog HDL language used to write a Thunderbird lights controller. Working state vehicle are: idle, turn left, turn right, alarm.
<sunying> 在 2025-03-05 上传 | 大小：582kb | 下载：0

[VHDL编程] traffic_light

说明：用Verilog HDL语言写一个交通控制灯的状态机。十字路口，红绿灯，带倒计时功能，也可以自行变换亮灯时间。-Verilog HDL language used to write a traffic control light state machine. Intersections, traffic lights, with the countdown function, you can also change their own
<sunying> 在 2025-03-05 上传 | 大小：1.4mb | 下载：0

[VHDL编程] guess

说明：猜谜游戏。用Verilog HDL语言写一个猜谜游戏，若猜中是哪个灯亮，则胜出。-Guessing game. Verilog HDL language used to write a guessing game, if they correctly guessed which light is the winner.
<sunying> 在 2025-03-05 上传 | 大小：581kb | 下载：0

[VHDL编程] CPU

说明：用Verilog HDL语言写一个简单的处理器CPU。包括IR,Control unit,A,Addsub,G,Counter,8个寄存器。-Verilog HDL language used to write a simple processor CPU. Including IR, Control unit, A, Addsub, G, Counter, 8 registers.
<sunying> 在 2025-03-05 上传 | 大小：1.14mb | 下载：0