[VHDL编程] Exp24_Spectrum_Analyzer

说明：基于FPGA和NIOS II设计的频谱分析仪-NIOS II FPGA and the design based on a spectrum analyzer
<晏翊> 在 2025-03-18 上传 | 大小：10.25mb | 下载：0

[VHDL编程] Exp25_USB_Reader

说明：基于FPGA与Nios II设计的USB电子文本阅读器-Nios II FPGA-based design with USB electronic text reader
<晏翊> 在 2025-03-18 上传 | 大小：9.89mb | 下载：0

[VHDL编程] RS232

说明：用硬件描述语言VHDL进行串行通信接口电路设计，能通过RS232协议与PC机进行通信。-VHDL hardware descr iption language used for serial communication interface circuit design, through the RS232 protocol to communicate with the PC unit.
<tanzhde> 在 2025-03-18 上传 | 大小：767kb | 下载：0

[VHDL编程] up-down-counter

说明：up down counter by verilog
<nedved> 在 2025-03-18 上传 | 大小：658kb | 下载：0

[VHDL编程] digital-clock

说明：digital clock by verilog
<nedved> 在 2025-03-18 上传 | 大小：710kb | 下载：0

[VHDL编程] reaction-timer

说明：reaction timer by verilog
<nedved> 在 2025-03-18 上传 | 大小：976kb | 下载：0

[VHDL编程] 3bit-Wide-5to1-Mux

说明：3bit Wide 5to1 Mux by verilog
<nedved> 在 2025-03-18 上传 | 大小：560kb | 下载：0

[VHDL编程] calculator--EDA

说明：EDA可编程逻辑设计 设计一个简易十进制以内的计算器 可以利用按键和数码管作为计算器的输入和输出，能完成十以内的整数的加、减、乘、除（商和余数）运算，预算结果可以是正/负数，结果的绝对值可以超过十，且能够正确显示。-EDA design of programmable logic to design a simple decimal calculator can be used within the tube as the calcul
<zhouminyan> 在 2025-03-18 上传 | 大小：128kb | 下载：0

[VHDL编程] character-rotation-on-multiple-7segment-displays.

说明：character rotation on multiple 7segment displays by verilog
<nedved> 在 2025-03-18 上传 | 大小：665kb | 下载：0

[VHDL编程] JK_chufaqi

说明：JK触发器 JK触发器是数字电路触发器中的一种电路单元。JK触发器具有置0、置1、保持和翻转功能，在各类集成触发器中，JK触发器的功能最为齐全。-JK flip-flop
<张同宇> 在 2025-03-18 上传 | 大小：107kb | 下载：0

[VHDL编程] 6soft_247MHz_channel

说明：lte上行信道解交织解复用: RTL: ack_addr_gen.vhd ack地址产生 data_addr_gen.vhd 数据地址产生 de_interl_mux_con_ctrl.vhd 控制单元 de_interl_mux_con_top.vhd 顶层 de_interl_mux_con_tt.vhd 测试平台 de_mux_ram.vhd ram deinterl_pack.vhd 变量定义
<renliang> 在 2025-03-18 上传 | 大小：196kb | 下载：0

[VHDL编程] qam2FSK

说明：基于VHDL的16QAM调制和2FSK程序。-The 16QAM modulation based on VHDL program is divided into N blocks
<张慧> 在 2025-03-18 上传 | 大小：8kb | 下载：0