资源列表
[VHDL编程] modelsim-installation
说明:modelsim的安装指导,以及简单的介绍modelsim的使用-Modelsim installation supervision, and the simply introduc the use of modelsim<卢> 在 2025-03-20 上传 | 大小:685kb | 下载:0
[VHDL编程] digtal_clock
说明:基于FPGA的24时制数字电子钟,设置时间,实现整点报时和闹钟功能。-FPGA-based 24-hour digital clock, set time, bring the whole point timekeeping and alarm functions.<ben> 在 2025-03-20 上传 | 大小:400kb | 下载:0
[VHDL编程] furute.tar
说明:Reconf FFT System Top Module, Nothing special<sosadsosadsosad> 在 2025-03-20 上传 | 大小:956kb | 下载:0
[VHDL编程] adjust_clock
说明:可调时钟,4个按键调整小时,分,秒,verilog语言。包括测试程序-Adjustable clock, verilog language<梁世成> 在 2025-03-20 上传 | 大小:644kb | 下载:0
[VHDL编程] quad-responder
说明:四路抢答器,可供四名选手参加比赛的智力竞赛抢答。选手按下按键后,其他选手按下无效,同时对应的指示灯亮,蜂鸣器发出音响。由主持人控制指示灯和蜂鸣器复位。-Quad Responder, for four players to participate in quiz competition Responder. Press the key players, other players press the invalid, while the<ben> 在 2025-03-20 上传 | 大小:66kb | 下载:0
[VHDL编程] 8bit-Shift-and-Adder--multiplier
说明:8位乘法器,经移位相加算法来实现的,用的VHDL语言-8-bit multiplier, adding the algorithm to realize the shift of<Aaran> 在 2025-03-20 上传 | 大小:571kb | 下载:0
[VHDL编程] Char5-basic-arithmetic-logic-models
说明:夏宇闻著作:从算法设计到硬线逻辑的实现,CHAR5:基本运算逻辑和它们的Verilog_HDL模型-XIA Wen works: from algorithm design to hard wire logic implementation, CHAR5: basic arithmetic logic models and their Verilog_HDL<Aaran> 在 2025-03-20 上传 | 大小:211kb | 下载:0
[VHDL编程] Foreign-example-of-Verilog
说明:很难找到的国外经典Verilog代码例子,希望对大家有帮助-Difficult to find foreign classic Verilog code examples, we hope to help<Aaran> 在 2025-03-20 上传 | 大小:31kb | 下载:0
[VHDL编程] romPlcd1602
说明:用verilog hdl实现从fpga内部rom中读取数据在lcd1602上显示-The data in the fpga rom is read out and shown in lcd1602 by verilog hdl<sxy> 在 2025-03-20 上传 | 大小:3kb | 下载:0