[VHDL编程] multiple-duts-and-drivers

说明：implementing verilog code for parallel input and serial output.-implementing verilog code for parallel input and serial output.
<B N V Pavan kumar> 在 2025-04-08 上传 | 大小：3kb | 下载：0

[VHDL编程] Sandeepani-VERILOG-material

说明：sandeepani institute verilog material
<B N V Pavan kumar> 在 2025-04-08 上传 | 大小：1.34mb | 下载：0

[VHDL编程] Design-Through-Verilog-HDL

说明：design through verilog HDL by padamanaban
<B N V Pavan kumar> 在 2025-04-08 上传 | 大小：1.76mb | 下载：0

[VHDL编程] DigipotDriver

说明：VHDL to use as AD5204 (4-Channel Digital Potentiometer) control driver. SPI interface. Instantiable in any platform.
<Marc> 在 2025-04-08 上传 | 大小：3kb | 下载：0

[VHDL编程] Digipot_wb_interface

说明：Generic Wishbone Slave interface for AD5204 driver. Instantiable in any platform.
<Marc> 在 2025-04-08 上传 | 大小：3kb | 下载：0

[VHDL编程] DDS

说明：实现了基于FPGA的DDS信号源设计，能同时两路输出，输出波形包括正弦波、三角波、方波和锯齿波，且其频率和相位均可调，还能计算两路输出信号的相位差。-FPGA-based implementation of the DDS signal source design, two outputs simultaneously, the output waveforms including sine, triangle, square and
<huangyanzi> 在 2025-04-08 上传 | 大小：8.87mb | 下载：0

[VHDL编程] ZLG7290B_app

说明：FPGA整个板子开发板电路原理图，资料详细，请大家多多关注。-The whole board FPGA development board of the circuit principle diagram, material detailed, please everybody very much attention.
<唐星辰> 在 2025-04-08 上传 | 大小：343kb | 下载：0

[VHDL编程] MULT8

说明：用移位相加的算法实现了8位乘法器，文档包含程序，并有详细分析过程-Shift algorithm with the sum of the 8-bit multiplier, the document contains procedures, and detailed analysis
<sunflower> 在 2025-04-08 上传 | 大小：41kb | 下载：0

[VHDL编程] test_verilog

说明：verilog编程实践，内含多个实例，均已在modelsim下编译通过-a simulation
<zsl> 在 2025-04-08 上传 | 大小：122kb | 下载：0

[VHDL编程] shumaguan

说明：本程序实现七段LED数码管的显示。低电平亮，高电平不亮。-Shortness of breath control to achieve the display of digital
<肖飞> 在 2025-04-08 上传 | 大小：205kb | 下载：0

[VHDL编程] alu

说明：本程序实现算术逻辑单元（ALU）设计，包括：清零、逻辑乘、逻辑加、异或、算术加、左移、右移等等功能。-Arithmetic logic unit to achieve the program design, including: clear, logical multiplication, logical add, XOR, arithmetic plus, left, right, and so function
<肖飞> 在 2025-04-08 上传 | 大小：78kb | 下载：0

[VHDL编程] jiafaqi

说明：实现一位全加器的运算，并通过调用模块实现四位全加器的运算-Implement a full adder operation, and by calling the module' s operation four full adder
<肖飞> 在 2025-04-08 上传 | 大小：174kb | 下载：0