[VHDL编程] uart_rx_test

说明：基于verilog的串口uart发送端实现-Verilog-based serial uart transmitter to achieve
<许地> 在 2025-04-17 上传 | 大小：333kb | 下载：0

[VHDL编程] lcd12864_test

说明：基于quartus nios的LCD显示-The LCD display on quartus nios
<许地> 在 2025-04-17 上传 | 大小：1.07mb | 下载：0

[VHDL编程] SRAM

说明：实现3,8译码器的源码，编译过，很好用，-Achieve 3,8 decoder source code, compiled, very good, Oh
<成语> 在 2025-04-17 上传 | 大小：2.92mb | 下载：0

[VHDL编程] S8_test

说明：本程序用来测试开发板上所有的设备。 1、VGA输出8位色彩的条纹； 2、PS/2键盘输入字符可以传输到LCD和串口调试终端上； 4、拨码与按键开关与4位LED相连-The procedure used to test all the equipment development board. 1, VGA output 8-bit color stripes 2, PS/2 keyboard input characters
<成语> 在 2025-04-17 上传 | 大小：1.62mb | 下载：0

[VHDL编程] S7_PS2_RS232

说明：本实验实现PS/2接口与RS-232接口的数据传输， PS/2键盘上按下按键，可以通过RS-232自动传送到主机的串口调试终端上（sscom32.exe）； 并在数据接收区显示接收到的字符。 串口调试终端的设置：波特率115200，一个停止位，无校验位。 -The experimental realization of PS/2 interface and RS-232 interface, data transmiss
<成语> 在 2025-04-17 上传 | 大小：1.78mb | 下载：0

[VHDL编程] S6_VGA_change

说明：1。源文件保存在src目录，QII的工程文件保存在Proj目录； 2。程序可以在VGA显示器上以800x600分辨率显示方波示例和字母示例 3。具体设计参考代码。 -1. Save the source file in the src directory, QII project files in the directory Proj 2. Program can display at VGA display with 8
<成语> 在 2025-04-17 上传 | 大小：3.11mb | 下载：0

[VHDL编程] S6_VGA

说明：1。源文件保存在src目录，QII的工程文件保存在Proj目录； 2。程序实现的功能是在VGA显示器上显示彩色条纹，共8种颜色， 可以使用嵌入式逻辑分析仪观测信号； 3。modelsim仿真文件在proj--simulation--modelsim中 4。具体设计参考代码。-1. Save the source file in the src directory, QII project files in the di
<成语> 在 2025-04-17 上传 | 大小：3.94mb | 下载：0

[VHDL编程] Verilog

说明：verilog数字系统学习教程，设和不同人群，通俗易懂，共同学习进步-verilog digital system tutorials, design, and different groups of people, easy to understand, common learning progress
<宫文展> 在 2025-04-17 上传 | 大小：6.81mb | 下载：0

[VHDL编程] ddc_5247

说明：its a ddc cerilog file
<sharan kumaar> 在 2025-04-17 上传 | 大小：10kb | 下载：0

[VHDL编程] wave-generator(vhdL0

说明：10章 波形信号发生器 vhdl波形发生器很有学习价值-Waveform signal generator VHDL is learning value waveform generator
<wlb> 在 2025-04-17 上传 | 大小：51kb | 下载：0

[VHDL编程] DDS

说明：VHDL dds信号源产生 很有查考价值-VHDL signal waveform signal generator DDS produced
<wlb> 在 2025-04-17 上传 | 大小：1.41mb | 下载：0

[VHDL编程] final

说明：vhdl code for given rotation
<yoga> 在 2025-04-17 上传 | 大小：14kb | 下载：0