资源列表
[VHDL编程] 5_fir_tran
说明:经典的verilog语言实现转置型FIR滤波器的代码(Code of Inverted FIR Filter Implemented by Classical Verilog Language)<ThBryan> 在 2019-03-19 上传 | 大小:260kb | 下载:1
[VHDL编程] master_slave
说明:AXI4-Lite总线的主从机读写,例程及代码(AXI4-Lite Bus Host-Slave Read-Write, Routine and Code)<Zhongzi123> 在 2025-07-03 上传 | 大小:11.9mb | 下载:0
[VHDL编程] 08_1_hdmi_output_test
说明:基于fpga的hdmi彩条输出实验 , 彩条生成模块加上hdmi编码器,输出TMDS信号接到显示器即可看到彩条。 可以调整输出分辨率(HDMI color bar output experiment based on FPGA The color bar generation module and the HDMI encoder can output the TMDS signal to the display and see the color bar. Adjustable output<黑鱼秋水> 在 2019-03-25 上传 | 大小:1.51mb | 下载:1
[VHDL编程] 基于basys3的推箱子游戏
说明:基于FPGA的游戏实例,开发板为Xilinx的basys3,VGA显示(Basys3, VGA Display of Xilinx Development Board Based on Game Example of FPGA)<Miura> 在 2025-07-03 上传 | 大小:595kb | 下载:1
[VHDL编程] package_control-master
说明:从github下载的,能够参考设计AXI4的协议接口(AXI4 Verilog template)<danieltang> 在 2025-07-03 上传 | 大小:451kb | 下载:0
[VHDL编程] test
说明:用fpga实现抢答器功能,包含源程序,可以直接运行。(FPGA is used to implement the function of answering machine, including the source program, which can run directly.)<wwcancld22d115wq> 在 2025-07-03 上传 | 大小:3.27mb | 下载:0
[VHDL编程] Verilog HDL
说明:2015年全国电子设计大赛F题,时间间隔测量模块,占空比测量模块,ISE编写的verilog程序。(2015 national electronic design competition F title, time interval measurement module, verilog program written by ISE.)<鹤鹤鹤鹤> 在 2025-07-03 上传 | 大小:2kb | 下载:0
[VHDL编程] ad5764Verilog
说明:AD5764配置程序 ,使用verilog编写,希望能够帮助大家(AD5764 configuration program, written in verilog, I hope to help everyone)<SUBZERO> 在 2025-07-03 上传 | 大小:6.68mb | 下载:0