资源列表

« 1 2 ... .36 .37 .38 .39 .40 1941.42 .43 .44 .45 .46 ... 4311 »

[VHDL编程a8254

说明:基于8254 ip 核的vhdl的实现以及对于quart 2的实现及应用-Based on the 8254 IP core of the realization of VHDL and for the implementation and application quart 2
<liyifan> 在 2025-04-28 上传 | 大小:2.47mb | 下载:0

[VHDL编程UART-VerilogHDL

说明:基于verilog语言的uart的实现以及fpga的实现,及供参考-Based on the realization of the verilog language uart and the realization of the fpga, and for reference
<liyifan> 在 2025-04-28 上传 | 大小:123kb | 下载:0

[VHDL编程digital-clock

说明:此数字钟具有时,分,秒计时并显示功能; 2.能进行24/12小时制计时模块的切换; 3.具有校时,清除功能,能对时,分,秒进行调整; 4.具有整点报时功能:在59分51秒,59分53秒,59分55秒,59分57秒发出低音256HZ信号,在59分59秒发出一次高音1024HZ信号,音响持续一秒钟,在1024HZ音响结束时刻即为整点; -This digital clock with hours, minutes, seco
<颜汐> 在 2025-04-28 上传 | 大小:703kb | 下载:0

[VHDL编程1212

说明:函数信号发生器,本文档是利用DAC8032实现低频波形发生器的功能!-Function signal generator, this document is to use the DAC8032 low frequency waveform generator features!
<吴斌> 在 2025-04-28 上传 | 大小:4kb | 下载:0

[VHDL编程123213

说明:低频函数信号发生器,本文档是利用STC89S52及DAC0832做成的低频函数信号发生器。-Low-frequency function generator, and this document is to use STC89S52 function of DAC0832 made ​ ​ of low-frequency signal generator.
<吴斌> 在 2025-04-28 上传 | 大小:52kb | 下载:0

[VHDL编程Computer-Organization-experiment

说明:上海交大计算机组成实验源代码 in verilog-computer organization experimentation source code
<王钰> 在 2025-04-28 上传 | 大小:7.3mb | 下载:0

[VHDL编程DMA_Engine

说明:fpga ddr开发经典必备书籍,是每个fpga开发人员必须具有的-fpga ddr development of classic essential books, is that each developer must have fpga
<孙乾> 在 2025-04-28 上传 | 大小:851kb | 下载:0

[VHDL编程2011_Intersil

说明:介绍了intersil在监控领域的芯片产品和典型应用-Introduced intersil chips in surveillance products and typical applications
<Arthur> 在 2025-04-28 上传 | 大小:5.44mb | 下载:0

[VHDL编程USB_CY7C68013_Verilog

说明:利用verilog语言读写基于CY7C68013A的USB器件,使用,轻松上手。-Use language to read and write verilog CY7C68013A based USB device, use, easy to get started.
<王先生> 在 2025-04-28 上传 | 大小:195kb | 下载:0

[VHDL编程zl30160_pll_config_interface_model

说明:zl30160锁相环逻辑配置接口模块,本模块用verilog代码编写,已经过严格的电路板上的实际测试-zl30160 pll configer interface
<yaofan> 在 2025-04-28 上传 | 大小:25kb | 下载:0

[VHDL编程shiyan3lcd

说明:基于verilog,在LCD上显示汉字,-Based on verilog, the LCD display Chinese characters,
<徐秀敏> 在 2025-04-28 上传 | 大小:1kb | 下载:0

[VHDL编程SPI3_8bit

说明:一整套通用的用Verilog代码实现的SPI3接口(8bit接口)协议代码,包含ISE工程文件,本代码在Xilinx公司的FPGA上实现,并且有Modelsim仿真的源文件-SPI3 verilog code(including ISE project and modelsim code)
<yaofan> 在 2025-04-28 上传 | 大小:2.7mb | 下载:0
« 1 2 ... .36 .37 .38 .39 .40 1941.42 .43 .44 .45 .46 ... 4311 »

源码中国 www.ymcn.org