[VHDL编程] uart

说明：UART 程序 接收、发送、波特率发送 验证-UART program to receive, send, send verify the baud rate
<hanmy> 在 2025-04-28 上传 | 大小：3kb | 下载：0

[VHDL编程] STC_115200

说明：用STC 分频器产生波特率115200的串口通信-use STC to produce UART
<char> 在 2025-04-28 上传 | 大小：12kb | 下载：0

[VHDL编程] code

说明：实现FPGA对总线的读写操作，能够直接移植到FPGA上进行实验-The FPGA to read and write operations on the bus, can be directly ported to the FPGA experiment
<jiahui> 在 2025-04-28 上传 | 大小：10kb | 下载：0

[VHDL编程] readmem

说明：导入bmp的使用方法，怎么把bmp格式导入到modelsim中-Use of import bmp, bmp format into how the modelsim in
<张笑冬> 在 2025-04-28 上传 | 大小：1kb | 下载：0

[VHDL编程] jianpan

说明：设计出4*4矩阵键盘对某一按键按下就在数码管显示一个数字。按键从左上角到右下角依次为1，2，…，16。-Design a 4* 4 matrix keyboard press of a button on the digital display a number. Order from left to bottom right button 1, 2, ..., 16.
<骆> 在 2025-04-28 上传 | 大小：25kb | 下载：0

[VHDL编程] Modelsim-functional-simulation

说明：介绍了Model Technology 公司的Modelsim XE II v5.6e的主要结构、属性设置、Modelsim XE II v5.6e与ISE5.2的软件接口，测试激励文件的建立以及Modelsim仿真分析方法。Altera公司QuartusII3.0仿真器(Simulator) 的主要结构、属性设置以及仿真分析方法。 -Introduced the Model Technology Modelsim XE II v
<zfj> 在 2025-04-28 上传 | 大小：732kb | 下载：0

[VHDL编程] xuehao

说明：在六个数码管滚动显示自己的学号（六位），每隔一定时间循环移位一次，学号为奇数则左移，学号为偶数则右移。间隔时间可由开关选择1秒，2秒，3秒和4秒。-In the six LED scrolling display their student number (six), rotate once every certain period of time, learning number is odd, then the left, stud
<骆> 在 2025-04-28 上传 | 大小：365kb | 下载：0

[VHDL编程] FPGA-CPLDrumen

说明：FPGA 和 CPLD入门教程 FPGA 和 CPLD入门教程-FPGA and CPLD FPGA and CPLD Tutorial Tutorial Tutorial FPGA and CPLD
<毛毛雨> 在 2025-04-28 上传 | 大小：4.13mb | 下载：0

[VHDL编程] 8255

说明：8255源代码，可以实现8255双向传输的功能，实现和单片机之间的通信-8255 source code, you can achieve the 8255 two-way transmission capability to enable communication between the microcontroller and
<赵聪> 在 2025-04-28 上传 | 大小：1kb | 下载：0

[VHDL编程] FPGA

说明：这是FPGA的开发平台，里面包括了这个平台包括的很多东西，适合初学者-This is an FPGA development platform, which includes the platform, including a lot of things, for beginners
<赵聪> 在 2025-04-28 上传 | 大小：4.08mb | 下载：0

[VHDL编程] xilinxdownloadline

说明： 赛灵思下载电缆线的原理图，对入门的童鞋有一定帮助-the xilinx downlaod line sch
<向华> 在 2025-04-28 上传 | 大小：19kb | 下载：0

[VHDL编程] my8

说明：2011年电子设计大赛e题《简易数字信号传输分析仪》verilog源代码，实现后端采样同步时钟-E Electronic Design Contest 2011 problem " simple digital signal transmission analyzer" verilog source code sample to achieve the back-end clock synchronization
<liu> 在 2025-04-28 上传 | 大小：2.84mb | 下载：0