[VHDL编程] MMU-and-PTS-table

说明：1. 附件中是对嵌入式底层开发中常见的MMU配置问题做一个简单的描述； 2. 分析过程是以Samsung 2450处理器的官方BSP中U-Boot代码为例进行的； 3. 如果大家有觉得技术细节上有讨论的地方，可以发邮件到guopeixin@126.com一起来讨论，-the document describes the MMU by taking u-boot code in samsung bsp
<Peixin> 在 2025-04-28 上传 | 大小：469kb | 下载：0

[VHDL编程] lab1

说明：本实验主要设计基本的门电路，包括两输入与门，两输入与非门，两输入或门，两输入 或非门，两输入异或门，两输入同或门。-In this study, the basic design of the main gates, including two input AND gate, two input NAND gate, two input OR gate, the two input NOR gate, the two input X
<> 在 2025-04-28 上传 | 大小：1kb | 下载：0

[VHDL编程] MUX4_1

说明：多路复用器即数据选择器，用来将 N 个输入通道的数据复用到一个输出通道上。-Data selector multiplexer that is used to N input data channels multiplexed on an output channel.
<> 在 2025-04-28 上传 | 大小：1kb | 下载：0

[VHDL编程] ISE_lab5

说明：使用VHDL 语言编写7 段数码管显示程序， 掌握数码管的驱动方法。使用USB 电缆或并口下载线下载逻辑电路到FPGA，并 调试电路使其正常工作。-Using the VHDL language 7-segment display program, for digital control of the driving method. Using the USB cable or parallel port download ca
<> 在 2025-04-28 上传 | 大小：2kb | 下载：0

[VHDL编程] DataCntrl

说明：系统由 DataCntrl.vhd 和RS232RefComp.vhd 模块构成。该模块能和PC 机的RS232 终端 （比如PC 机上的串口调试工具程序）以波特率9600 通信。-System consists of DataCntrl.vhd and RS232RefComp.vhd module. The module can and PC-RS232 terminal (such as PC, the serial debu
<> 在 2025-04-28 上传 | 大小：2kb | 下载：0

[VHDL编程] clock

说明：用VHDL 语言设计数字钟，实现在数码管上显示分钟和秒，并且可以手动调节分钟， 实现分钟的增或者减。该设计包括以下几个部分： （1）分频电路的设计，产生1Hz 的时钟信号，作为秒计时脉冲； （2）手动调节电路，包括“时增”“时减”“分增”“分减”。 （3）时分秒计时电路。 （4）7 段数码管显示电路。-Design with VHDL, digital clock, to achieve in the digital
<> 在 2025-04-28 上传 | 大小：2kb | 下载：0

[VHDL编程] ISE_lab17

说明：本实验使用 XILINX 提供的IP 核，并例化该IP 核来实现正弦信号发生器的功能。由于 ISE 中有DDS（Direct Digital Synthesizer 5.0）IP 核，因此只需要编写一个顶层文件来调用 Core Generator 生成的IP 即可。-This study provides the IP core using the XILINX, and cases of the IP core to achi
<> 在 2025-04-28 上传 | 大小：4kb | 下载：0

[VHDL编程] tiaozhi

说明：PSK编码 DPSK编码 ASK编码 FSK编码 VHDL源码 -PSK DPSK VHDL source code
<cc> 在 2025-04-28 上传 | 大小：477kb | 下载：0

[VHDL编程] VHDL

说明：六层电梯控制VHDL编程程序，有解释说明-Six-story elevator control VHDL programming procedures, an explanation
<吴永> 在 2025-04-28 上传 | 大小：6kb | 下载：0

[VHDL编程] Adaptive-echo-cancellation

说明：自适应回波消除，FPGA方面的设计论文，对大家有用的可以下下来-Adaptive echo cancellation, FPGA design aspects of paper, can be useful to all of us look down under
<邵一峰> 在 2025-04-28 上传 | 大小：1006kb | 下载：0

[VHDL编程] vhdl

说明：vhdl学习指南，个人觉得讲得比较详细了，很有用的东西-vhdl study guide, spoke personally feel that a more detailed, and useful things
<liuyixian> 在 2025-04-28 上传 | 大小：116kb | 下载：0

[VHDL编程] verilogshiyansoure37

说明：verilog实验的基本程序，包括状态机、数码管、流水灯、蜂鸣器、点阵、键盘等等，超详细的程序、适合初学者-verilog basic experimental procedures, including the state machine, digital control, water lights, buzzers, dot matrix, keyboard, etc., super detailed procedures, sui
<郑海> 在 2025-04-28 上传 | 大小：47kb | 下载：0