资源列表

« 1 2 ... .05 .06 .07 .08 .09 1810.11 .12 .13 .14 .15 ... 4311 »

[VHDL编程pcm2pwm

说明:PCM2PWG-Decoder for AT90S2323, Translates pulse coded input to Pulse Width Generator Output-PCM2PWG-Decoder for AT90S2323, Translates pulse coded input to Pulse Width Generator Output
<Rama> 在 2025-04-06 上传 | 大小:3kb | 下载:0

[VHDL编程non_continues_ifft

说明:非流水线数据输入方式的FFT调核实现,功仿正确,由于采用基2的方式,输出需花很长的时间,因此,前面需要加载FIFO存取中间来的数据,保证FFT处理的时间。因此,对输入数据流的时钟频率不能太高! -Non-pipelined FFT of input data transfer nuclear achieved successful imitation is correct, the way thanks to the base 2,
<王海生> 在 2025-04-06 上传 | 大小:3.17mb | 下载:0

[VHDL编程EP1C3_52_SCAN

说明:基于quartus的简单的led动态显示-ji yu quartus de jian dan de led dong tai xian shi
<qserwa> 在 2025-04-06 上传 | 大小:145kb | 下载:0

[VHDL编程PWM_modem

说明:8bit PWM encoder and decoder, the zip includes PWM timing and both decoding and encoding modules. The system will run perfectly on any CPLD or FPGA. Documentation regarding the design is also included.
<mahedros87> 在 2025-04-06 上传 | 大小:13kb | 下载:0

[VHDL编程PseudoHC11_MCU

说明:This extensive proyect turns an FPGA or CPLD into an HC11 simulation. It takes in various opcodes and performs several 8bit operations. The package includes an ALU, UART, RAM module, LCD display and 7 segments as well.-T
<mahedros87> 在 2025-04-06 上传 | 大小:12kb | 下载:0

[VHDL编程XD901_V2.0_20110105

说明:DDS芯片ad9910控制 实现电子琴演奏功能 欢迎下载-thank you
<彭东阳> 在 2025-04-06 上传 | 大小:1.08mb | 下载:0

[VHDL编程Reflex

说明:This simple program tests the reflex of a person. It will randomly start a timer and after some seconds the person will be told to press a certain button. The CPLD or FPGA will know with a resolution of 1mS the time elap
<mahedros87> 在 2025-04-06 上传 | 大小:3kb | 下载:0

[VHDL编程Trafficlightcontrol

说明:VHDL code for traffic light control
<qqq> 在 2025-04-06 上传 | 大小:4kb | 下载:0

[VHDL编程transferfunction

说明:vhdl code for transfer function
<qqq> 在 2025-04-06 上传 | 大小:93kb | 下载:0

[VHDL编程VHDL_BCD28

说明:vhdl code for BCD tranfer to 8 (LED light)
<qqq> 在 2025-04-06 上传 | 大小:2kb | 下载:0

[VHDL编程stop_watch

说明:秒表设计,设计一个秒表计时器,具有全局清零信号和计数使能信号。-Stopwatch design, design a stopwatch timer, has a global reset signal and the count enable signal.
<朱珈娴> 在 2025-04-06 上传 | 大小:1kb | 下载:0

[VHDL编程IIR

说明:VHDL编写的IIR数字滤波器程序,带通滤波器,也许大家有用-IIR digital filter in VHDL,maybe it can do you some helps
<鲁凤娟> 在 2025-04-06 上传 | 大小:3.95mb | 下载:0
« 1 2 ... .05 .06 .07 .08 .09 1810.11 .12 .13 .14 .15 ... 4311 »

源码中国 www.ymcn.org