[VHDL编程] chufaqi

说明：介绍了一种使用可编程逻辑器件FPGA和VHDL语言实现32位除法器的设计方法。该除法器不仅可以实现有符号数运算,也可以实现无符号数的运算。-A programmable logic device FPGA and VHDL design of the 32 divider. The divider can be achieved not only symbolic arithmetic, unsigned op.
<guoting> 在 2025-03-20 上传 | 大小：2kb | 下载：0

[VHDL编程] DDS-Verilog-design-and-simulation

说明：DDS的Verilog设计及QuartusⅡ与Matlab联合仿真 -dds s verilog simulation dds s verilog simulation dds s verilog simulation dds s verilog simulation
<才一句> 在 2025-03-20 上传 | 大小：277kb | 下载：0

[VHDL编程] qudou

说明：去抖电路的简单代码，具有很好的移植性-To shake the simple circuit code, has the very good portability......
<wu> 在 2025-03-20 上传 | 大小：330kb | 下载：0

[VHDL编程] The-SA4828--software-design

说明：利用大规模专用集成电路SA4828 设计变频器，可以大大降低CPU 的资源占用，简化硬件电路和软件编程。通过对SA4828 进行初始化编程，可以方便地设定变频器的基本参数包括：载波频率、调制波频 率范围、死区时间、最小删除脉宽、看门狗时间常数、输出波形、频率、幅值、正反转控制等。实验表明，由SA4828 组成的变频器，电路简单，操作方便，运行稳定可靠。-Large-scale ASIC the SA4828 design inver
<> 在 2025-03-20 上传 | 大小：127kb | 下载：0

[VHDL编程] Lantern---the-frequency-meter

说明：可编程器件SOC的“彩灯-频率计”教学PPT，内含代码。 采用VHDL语言，感兴趣的同学可以看看。-Programmable devices SOC Lantern- frequency meter teaching PPT, containing the code. Using VHDL language, interested students can take a look.
<fox> 在 2025-03-20 上传 | 大小：209kb | 下载：0

[VHDL编程] 10fenpingqi

说明：1、分别用IF语句和CASE语句设设计一个10分频器。 2、设计一个24进制加法计数器。 3、设计一个有使能端控制的4位减法计数器。 4、用case语句设计一个3-8译码电路 5、用CASE语句设计一个共阳极的七段译码电路。 6、已知输入信号为6MHZ，现需要输出2HZ信号，分别用if语句和CASE语句设计能实现该功能的电路 7、已知输入信号为9HZ，现需要输出2HZ信号，分别用if语句和CASE语句设计能实现该
<fox> 在 2025-03-20 上传 | 大小：2kb | 下载：0

[VHDL编程] PWM

说明：pwm小程序 可以用于调节电压，输出不同的占空比的PWM波形-the pwm applet can be used to adjust the voltage, the output duty cycle of the PWM waveform
<朱一> 在 2025-03-20 上传 | 大小：49kb | 下载：0

[VHDL编程] EEPROM

说明：EEROM的读写程序并在数码管显示送入的数。程序可以应用-The EEROM literacy program and in the digital display the incoming number. Program can be applied
<朱一> 在 2025-03-20 上传 | 大小：71kb | 下载：0

[VHDL编程] ssd

说明：一个fpga开发板上的数码管应用,是用verilog编写，已经在开发板上-a SSD practice
<师孝炎> 在 2025-03-20 上传 | 大小：139kb | 下载：0

[VHDL编程] calender

说明：这是用Verilog语言编写的万年历源代码，其中以小时为最小单位，可以区分闰年。有瑕疵还望海涵。-This is the calendar source code written in Verilog language, which hour is the smallest unit that can differentiate between leap years.
<年伦> 在 2025-03-20 上传 | 大小：25kb | 下载：0

[VHDL编程] CPU

说明：多周期cpu结构有特点，性能优良，便于理解。-This cpu is very good.It is easy to understand.
<fredric> 在 2025-03-20 上传 | 大小：7kb | 下载：0

[VHDL编程] bysj

说明：基于FPGA频率特性仪，随着世界新进水平发展，测试电路频率是重点-FPGA frequency characteristics of instrument，With the development of a new world advanced level, the test circuit frequency is the key
<冯仑> 在 2025-03-20 上传 | 大小：17kb | 下载：0