资源列表
[VHDL编程] Altera_FIR
说明：在ｑｕａｒｔｕｓ ＩＩ下的项目例程，完整实现了一个ＦＩＲ滤波器的设计。-Routine of the project in quartus II, a complete implementation of an FIR filter design.<海峰 > 在 2025-03-11 上传 | 大小：3.29mb | 下载：0
[VHDL编程] exercise_2.1
说明：labview programming FPGa spartan 3E<taoufik> 在 2025-03-11 上传 | 大小：580kb | 下载：0
[VHDL编程] exercise_3.1
说明：labview programming FPGa spartan 3E<taoufik> 在 2025-03-11 上传 | 大小：38kb | 下载：0
[VHDL编程] exercise_4.1
说明：labview fpga spartan 2009 programming<taoufik> 在 2025-03-11 上传 | 大小：383kb | 下载：0
[VHDL编程] exercise_4.2
说明：spartan 3E programming fpga module for signal processing -spartan 3E programming fpga module for signal processing<taoufik> 在 2025-03-11 上传 | 大小：209kb | 下载：0
[VHDL编程] exercise_5.1
说明：spartan 3e fpga module programming-spartan 3e fpga module programming<taoufik> 在 2025-03-11 上传 | 大小：299kb | 下载：0
[VHDL编程] FPGA-Train
说明：FPGA基础培训，包括： FPGA基本架构 Xilinx工具流程 实验1：Xilinx工具流程演示 实验2：架构向导和PACE 实验3：全局时序约束 实验4：合成技术 实验5：CORE Generator系统 实验6：利用ChipScope-PRO-Basic FPGA Architecture Xilinx Tool Flow Lab 1: Xilinx Tool Flow Demo Ar<叶子> 在 2025-03-11 上传 | 大小：11.95mb | 下载：0
[VHDL编程] CPLD-Three-voting
说明：CPLD/FPGA 设计实例手册 用VHDL语言设计三人表决器 用原理图输入的方式设计三人表决器 用verilog-HDL语言设计三人表决器-CPLD/FPGA design example manual Three of the voting machine VHDL language Schematic design of a three-member voting Verilog-HDL lan<叶子> 在 2025-03-11 上传 | 大小：2.63mb | 下载：0
[VHDL编程] 16-LED-dot-matrix-characters-design
说明：16*16LED点阵字符或花样显示设计，本设计中可以实现花样显示，并可根据自己要求更改频率、花样字样等-16* 16 of LED dot matrix characters or figure display design<李光超> 在 2025-03-11 上传 | 大小：35kb | 下载：0
[VHDL编程] dianzhenxianshi
说明：8*8点阵显示，变色，跳转等功能。可四幅画跳转-8* 8 dot matrix display, color, jump, and other functions. Can be four paintings jump<liquid> 在 2025-03-11 上传 | 大小：393kb | 下载：0
[VHDL编程] digital-power-amplifier
说明：描述的数字功放的实现过程，以及DSP和FPGA在数字功放中的应用-Digital amplifier described the implementation process, as well as DSP and FPGA in digital amplifier<龙亚文> 在 2025-03-11 上传 | 大小：760kb | 下载：0